Encapsulamento e Testes de Semicondutores: O impulso das foundries flui para jusante, criando oportunidades para melhora dos lucros em encapsulamento e testes e crescimento em testes de IA

Visão geral

O relatório é positivo quanto à continuidade da força da indústria chinesa de encapsulamento e testes de semicondutores no 2S26. Embarques robustos, aumentos de preços e carteiras de pedidos da SMIC e da Hua Hong Semiconductor são vistos como sinais antecedentes da demanda a jusante por encapsulamento e testes nos próximos um a dois trimestres.

Visões principais

As empresas de encapsulamento e testes podem aumentar a rentabilidade por meio de aumentos de preços, otimização do mix de pedidos em um contexto de oferta restrita e crescimento da demanda proveniente de IA e cadeias de suprimento locais para o mercado local. A JCET possui catalisadores mais claros no curto prazo por meio da transmissão dos aumentos de preços para as margens e os lucros; a V-Test está em uma fase de despesas de capital antecipadas e pressão de depreciação, mas espera-se que o aumento da produção de chips domésticos de IA a partir do fim de 2026 impulsione melhorias simultâneas em receita, margem bruta e avaliação.

Estrutura de análise

O relatório infere a demanda a jusante a partir da receita trimestral, dos embarques e do guidance das foundries, e compara JCET e V-Test com base em resultados preliminares, expansão de capacidade, elasticidade de preços, mix de produtos e avaliações P/L futuro.

Notas metodológicas

• Transmissão da Cadeia de SuprimentosIndicador Antecedente de Demanda de Foundries para Encapsulamento e Testes

  Transmissão dos embarques de wafers das foundries para a demanda por encapsulamento e testes

  Considerando os ciclos de produção, os wafers embarcados pelas foundries no segundo e terceiro trimestres de 2026 normalmente se traduzem em demanda por encapsulamento e testes um a dois trimestres depois.

• AvaliaçãoAvaliação por P/L Futuro

  Avaliação-alvo por P/L futuro de um ano

  O preço-alvo da JCET usa P/L futuro de um ano de 40x; o preço-alvo da V-Test usa P/L futuro de um ano de 30x, avaliados em conjunto com suas respectivas faixas históricas de avaliação e perspectivas de crescimento.

Mapeamento e comparação de ativos

Mapeamento estruturado da tese para ativos nomeados (pontos fortes, pontos fracos, pares e riscos).

• JCET (600584.SS)

  Principal escolha do relatório em encapsulamento e testes

  Pontos fortes

  Demanda por IA, localização, oferta restrita e aumentos de preços impulsionam a melhora das margens; o investimento em encapsulamento avançado reforça a narrativa de crescimento de longo prazo.

  Pontos fracos

  A alta intensidade de P&D e de despesas de capital em encapsulamento avançado cria pressão de depreciação e investimento no curto prazo.

  Comparação

  Em comparação com a V-Test, o caminho da JCET para aumentos de preços e melhora de margens está mais próximo de se concretizar; o relatório afirma que seu P/L esperado para 2027 é 42.1x, um prêmio de 19% em relação à sua média histórica.

  Riscos

  Demanda por eletrônicos de consumo abaixo do esperado, oferta restrita de matérias-primas e intensificação da concorrência no encapsulamento tradicional.

• V-Test (688372.SH)

  Principal escolha do relatório em testes terceirizados

  Pontos fortes

  Expansão contracíclica de capacidade em equipamentos de testes de alta gama, exposição substancial ao negócio CP e seu mix de clientes devem se beneficiar do aumento dos volumes de chips domésticos de IA; a avaliação é relativamente baixa.

  Pontos fracos

  As margens no curto prazo são limitadas pela crescente depreciação, pela fraqueza em eletrônicos de consumo e pelo investimento de recursos para a integração de projetos de IA, enquanto a flexibilidade de preços é limitada.

  Comparação

  Em comparação com a JCET, a realização do crescimento da V-Test está mais concentrada no 2S26 a 2027; o relatório afirma que seu P/L esperado para 2027 é 25.5x, um desconto de 17% em relação à sua média histórica.

  Riscos

  Restrições à aquisição de equipamentos de teste, controles de exportação que afetem o retorno à China continental dos negócios de testes de chips de foundries estrangeiras, intensificação da concorrência apoiada por ATE doméstico e demanda fraca fora de IA.

Dados principais

• Crescimento da receita da SMIC no 2T2620% QoQ, 36% YoYO relatório afirma que a receita trimestral atingiu um recorde.
• Crescimento da receita da Hua Hong Semiconductor no 2T269% QoQ, 27% YoYO relatório afirma que a receita trimestral atingiu um recorde.
• Lucro líquido da JCET antes de ganhos e perdas não recorrentesRmb560mnPonto médio dos resultados preliminares do 2T26, alta de 112% QoQ e 28% YoY.
• CAGR projetado de receita da V-Test para 2026–202859%Previsão do relatório.
• CAGR projetado de lucro da V-Test para 2026–202873%Previsão do relatório.
• Preço-alvo da JCETRmb110Preço-alvo para dezembro de 2027, Overweight.
• Preço-alvo da V-TestRmb220Preço-alvo para junho de 2027, Overweight.

Impacto e implicações

Se persistirem as altas taxas de utilização das foundries, as carteiras de pedidos e as tendências de aumento de preços, as empresas de encapsulamento e testes se beneficiarão de maior demanda e melhor precificação. As despesas de capital em encapsulamento avançado podem pressionar os lucros de curto prazo por meio da depreciação, mas ajudam as empresas a capturar o crescimento de longo prazo decorrente da expansão das cadeias domésticas de suprimento de IA; os investidores devem distinguir entre a realização de lucros mais próxima da JCET e a realização de crescimento mais tardia da V-Test.

Riscos

• A demanda por smartphones e outros eletrônicos de consumo fica abaixo das expectativas.
• Escassez de matérias-primas, como substratos, devido a problemas logísticos ou de fornecimento.
• A intensificação da concorrência em encapsulamento e testes tradicionais comprime a rentabilidade.
• Restrições à aquisição de equipamentos de testes de alta gama podem dificultar a expansão de capacidade.
• Controles de exportação podem afetar o retorno à China continental dos negócios de testes de chips de foundries estrangeiras.
• O aumento dos volumes de chips de IA, os projetos de encapsulamento avançado ou o progresso dos aumentos de preços ficam abaixo das expectativas.

Pontos a observar

• Embarques, preços, utilização de capacidade e guidance da SMIC e da Hua Hong Semiconductor no 3T26.
• Implementação de aumentos de preços pelas empresas de encapsulamento e testes e mudanças na participação de pedidos de alto valor.
• Despesas de capital, aumento de capacidade e impacto da depreciação dos projetos de encapsulamento avançado da JCET.
• O aumento dos embarques de chips de IA fabricados localmente a partir do fim de 2026 e seu efeito de impulso sobre a demanda de testes da V-Test.
• Melhorias na receita, margem bruta e alavancagem operacional da V-Test a partir do 4T26.
• Mudanças na demanda por eletrônicos de consumo, no fornecimento de matérias-primas e nas restrições regulatórias.