Tecnologia da Ásia-Pacífico e Cadeia de Suprimentos de Semicondutores para IA: Configurações Hierarquizadas de HBM e Otimização da Arquitetura de Racks Sustentam o Crescimento do Volume de Chips de IA, Enquanto Energia e Entrega de Supernós Permanecem Restrições Centrais

Visão geral

Este relatório concentra-se na arquitetura de GPU, configurações de HBM, interconexões de supernós, projetos de ASIC, capacidade de CoWoS e demanda por testes na cadeia de suprimentos de IA da Ásia-Pacífico. A visão central é que a NVIDIA pode aliviar a escassez de memória e a pressão de custos por meio de configurações hierarquizadas de HBM para o Rubin Ultra, ao mesmo tempo em que continua aumentando a densidade de GPU em nível de rack e usando CPO ou NPO para suportar interconexões em maior escala. A demanda por TPU e CPU do Google, a complexidade dos testes de chips de IA e a demanda por empacotamento avançado continuam a aumentar, mas o fornecimento de energia, PCB e refrigeração, capacidade de HBM e cronogramas de entrega de racks de servidores ainda podem limitar a expansão efetiva dos volumes.

Visões principais

Primeiro, o Rubin Ultra pode vir em múltiplas configurações de HBM, com modelos de ponta enfatizando desempenho e modelos de menor especificação reduzindo a capacidade de memória para atender a diferentes cargas de trabalho e melhorar a disponibilidade de oferta. Segundo, especificações inferiores de HBM podem ter impacto limitado em tarefas de prefill, mas são mais sensíveis para o desempenho de decodificação de grandes modelos com contexto longo; ao mesmo tempo, uma menor capacidade de memória por chip pode aumentar a demanda por chips. Terceiro, os servidores blade Kyber ainda enfrentam desafios de PCB e refrigeração, e os racks Rubin Ultra de primeira geração podem continuar a usar Oberon NVL72 e escalar para o nível NVL576 por meio de CPO ou NPO. Quarto, a demanda por TPU, CPU e testes relacionados de burn-in e em nível de sistema do Google está crescendo rapidamente, beneficiando segmentos como MediaTek, GUC e King Yuan Electronics Co Ltd. Quinto, a demanda por CoWoS, HBM e wafers está crescendo rapidamente, mas as restrições se expandiram gradualmente da fabricação pura de chips para energia, refrigeração, interconexões e entrega de sistemas completos.

Estrutura de análise

O relatório combina pesquisa de cadeia de suprimentos, detalhamentos de especificações de produtos, alocação de wafers CoWoS, chips por wafer, configurações de capacidade de HBM, relações de conversão de servidor para rack e premissas de consumo de energia por chip para estimar, de baixo para cima, embarques de GPU e ASIC, consumo de HBM, oportunidades de receita de wafers e demanda de energia. Também avalia contribuições de receita em cada segmento com base no progresso dos projetos de clientes de nuvem e nos requisitos de teste.

Notas metodológicas

• Análise da Cadeia de SuprimentosPesquisa e Validação Cruzada da Cadeia de Suprimentos

  Validar de forma cruzada especificações de produtos e cronogramas de produção em massa por meio de informações de múltiplos segmentos, como memória, empacotamento, testes, servidores e interconexões ópticas.

  Este método é adequado para avaliar configurações de HBM do Rubin Ultra, o progresso dos racks Kyber e a divisão de trabalho em projetos de ASIC que ainda não foram finalizados, mas as conclusões ainda podem mudar com os projetos finais e planos de produção em massa dos clientes.

• Análise de CapacidadeMapeamento de Capacidade e Embarques de Baixo para Cima

  Estimar embarques de GPU e ASIC com base na alocação de wafers CoWoS e em chips por wafer.

  O relatório mapeia adicionalmente os embarques de chips para a demanda por HBM, consumo de wafers de processos avançados e oportunidades de receita relacionadas, a fim de identificar gargalos da cadeia de suprimentos e segmentos beneficiários.

• Análise de CenáriosEstimativa de Cenário de Restrição de Energia

  Usar a premissa de aproximadamente 2 kW de consumo médio de energia por GPU ou ASIC para converter a escala de chips em demanda de capacidade de energia de centros de dados.

  Essa estimativa mostra que cerca de 19 milhões de chips em 2027 podem corresponder a aproximadamente 38 GW de demanda de energia, indicando que a infraestrutura elétrica pode limitar a conversão da capacidade de wafers e empacotamento em implantação real.

• Análise de EmbarquesConversão de Chips e Racks Equivalentes

  Incluir servidores HGX no modelo de consumo de racks e assumir que nove servidores HGX de 8 GPUs equivalem aproximadamente a um rack NVL72.

  Esse ajuste torna mais completo o alinhamento entre a produção de chips Blackwell e a demanda final, além de ajudar a distinguir o estoque de reserva da cadeia de suprimentos do verdadeiro excesso de estoque.

Mapeamento e comparação de ativos

Mapeamento estruturado da tese para ativos nomeados (pontos fortes, pontos fracos, pares e riscos).

• NVIDIA Corp.

  Fornecedor central de plataforma para arquiteturas Rubin, Rubin Ultra, Blackwell e supernós.

  Pontos fortes

  Possui capacidades abrangentes de plataforma que incluem GPUs, NVLink, sistemas em nível de rack e interconexões CPO, com expectativa de expansão contínua da escala de embarques da série Rubin.

  Pontos fracos

  Escassez de HBM, pressão de custos e problemas de PCB e refrigeração em racks Kyber podem forçar ajustes nas especificações de produtos e nos planos de entrega.

  Comparação

  Em comparação com supernós chineses que usam mais frequentemente soluções NPO, a NVIDIA tende a usar CPO para reforçar o desempenho de escalabilidade entre racks.

  Riscos

  Especificações menores de HBM afetando o desempenho de decodificação com contexto longo, atrasos em racks, energia insuficiente e mudanças no investimento de capital dos clientes.

• TSMC

  Fornecedor-chave de processos avançados e empacotamento CoWoS para GPUs e ASICs de IA.

  Pontos fortes

  A demanda por CoWoS está crescendo rapidamente, a receita de wafers e empacotamento relacionada à IA tem alta visibilidade, e o CAGR da receita relacionada à IA de 2024 a 2029 pode alcançar cerca de 60%.

  Pontos fracos

  A expansão de capacidade de empacotamento avançado e processos avançados precisa ser coordenada com equipamentos, materiais, energia e cronogramas de projetos dos clientes.

  Comparação

  Sua capacidade de CoWoS é o elo central que conecta a demanda por GPU, ASIC e HBM às estimativas de embarques finais de chips.

  Riscos

  Energia insuficiente em centros de dados finais, atrasos em projetos de clientes, mudanças na alocação de capacidade e restrições geopolíticas.

• MediaTek

  Importante parceira de design para projetos Google TPU e participante em produtos subsequentes de 2 nm.

  Pontos fortes

  Espera-se que a participação no mercado de ASIC alcance 15% a 20% em 2027, com a participação na receita provavelmente aumentando ainda mais à medida que o TPU de 2 nm ganhar escala em 2028.

  Pontos fracos

  A concentração de receita e a execução dos projetos dependem do cronograma de produção em massa do Google TPU, enquanto a complexidade de design e validação é alta para produtos de processos avançados.

  Comparação

  Em comparação com os projetos de TPU existentes da Broadcom, a participação da MediaTek em v8t e em produtos subsequentes de 2 nm está aumentando.

  Riscos

  Atrasos de projetos, ajustes de pedidos de clientes, problemas de rendimento e ciclos de teste prolongados.

• King Yuan Electronics Co Ltd

  Beneficiária de testes finais, burn-in e parte da sondagem de wafers para TPU e CPU do Google.

  Pontos fortes

  Tempos mais longos de teste de chips de IA e requisitos mais altos de confiabilidade ajudam a aumentar o valor de teste por chip.

  Pontos fracos

  A contribuição para a receita depende de os produtos dos clientes ganharem escala dentro do cronograma, e parte da receita de IA foi adiada para o quarto trimestre de 2026 e 2027.

  Comparação

  Em comparação com testes tradicionais de chips, os ASICs de IA exigem ciclos de teste mais longos, burn-in e testes em nível de sistema.

  Riscos

  Atrasos em projetos de clientes, flutuações na utilização de equipamentos de teste e aumento da concentração de clientes.

• SK hynix, Micron, Samsung Electronics

  Principais fornecedores potenciais de HBM3e, HBM4 e HBM4e.

  Pontos fortes

  Os chips de IA estão impulsionando um crescimento significativo na demanda total por HBM, e a oferta restrita ajuda a fortalecer o valor estratégico da memória de ponta.

  Pontos fracos

  Configurações hierarquizadas do Rubin Ultra podem reduzir a capacidade de HBM por chip de alguns modelos e alterar a estrutura de demanda entre diferentes gerações e especificações de pilha.

  Comparação

  Os fornecedores diferem quanto à geração de HBM, altura de pilha, progresso de certificação e participações em projetos de clientes.

  Riscos

  Reduções nas especificações dos clientes, expansão de capacidade mais rápida que a demanda, atrasos de certificação e rendimentos abaixo das expectativas.

• CPO, NPO, PCB de alta velocidade e cadeia de suprimentos de refrigeração

  Segmentos de infraestrutura que suportam supernós da classe NVL576, interconexões entre racks e maior densidade de GPU.

  Pontos fortes

  A expansão da escala de supernós e a maior densidade computacional por rack elevam o conteúdo de valor de interconexões, PCBs e refrigeração.

  Pontos fracos

  A complexidade técnica é alta, e a solução Kyber já mostrou que o design de PCB e térmico pode se tornar um gargalo para a produção em massa.

  Comparação

  A NVIDIA se inclina para CPO, enquanto fornecedores chineses de GPU adotam mais frequentemente NPO devido a restrições de SerDes e de processo.

  Riscos

  Mudanças no roteiro tecnológico, rendimento de produção em massa, ciclos de validação de clientes e atrasos na implantação de racks.

Dados principais

• Embarques de TPU do Google3,7 milhões de unidades em 2026; mais de 7 milhões de unidades em 2027, com a tabela estimando cerca de 7,35 milhões de unidadesO crescimento vem principalmente de v8i, v8t e produtos subsequentes de 2 nm.
• Embarques de CPU do Google1,5 milhão de unidades em 2026; 3 milhões de unidades em 2027Projetos relacionados exigem testes de burn-in e em nível de sistema.
• Contribuição do negócio de TPU para a King Yuan Electronics Co LtdAproximadamente 7% a 8% da receita em 2026; ligeiramente acima de 10% em 2027Inclui testes finais e parte da receita de sondagem de wafers.
• Receita relacionada ao Google para a King Yuan Electronics Co LtdAproximadamente 8% a 10% da receita em 2026; aproximadamente 10% a 15% em 2027Abrange TPU, CPU, testes finais e parte da sondagem de wafers.
• Chips de IA e demanda de energia em 2027Aproximadamente 19 milhões de chips, correspondendo a cerca de 38 GW de capacidade de energiaEstimado com base em uma média de cerca de 2 kW por GPU ou ASIC.
• Cenário de expansão da SpaceXUm adicional de 8 GW equivale aproximadamente a mais de 4 milhões de GPUs RubinAproximadamente equivalente a 20% do número de aceleradores de IA que a TSMC pode produzir em 2027.
• Crescimento anual da demanda global de CoWoS102% em 2026; 93% em 2027O crescimento é impulsionado conjuntamente por NVIDIA, Broadcom, AMD e clientes de ASIC personalizado.
• Demanda de HBM relacionada à IAAté cerca de 30 bilhões de Gb em 2026; até cerca de 50 bilhões de Gb em 2027Configurações hierarquizadas de HBM podem alterar o uso por chip e as participações dos fornecedores.
• Oportunidade de receita de wafers de IAPelo menos US$ 26 bilhões em 2026; pelo menos US$ 59 bilhões em 2027Estimado com base nos processos, nas quantidades de chiplets e nos preços de wafers para GPUs, ASICs e CPUs.
• Embarques de BlackwellAproximadamente 5,4 milhões de unidades em 2026Espera-se que a oferta de chips atenda à demanda por Grace Blackwell NVL72 no segundo semestre de 2026.
• Embarques da série RubinPróximos de 7 milhões de unidades em 2027Espera-se que o Rubin comece a ganhar volume no terceiro trimestre de 2026, com embarques de racks a partir do quarto trimestre.
• Embarques de racks Rubin NVL72Aproximadamente 90.000 conjuntos em 2027O ritmo efetivo depende do design do rack, da refrigeração, do PCB e das soluções de interconexão.
• Crescimento da receita relacionada à IA da TSMCTaxa de crescimento composta esperada de cerca de 60% entre 2024 e 2029Impulsionada conjuntamente por chips de IA de uso geral, ASICs personalizados, CoWoS, testes de wafers e CPUs para servidores.
• Meta de participação de mercado de ASIC da MediaTek15% a 20% em 2027A empresa acredita que sua participação na receita ainda tem espaço para aumentar à medida que produtos TPU de 2 nm ganharem escala em 2028.

Impacto e implicações

Configurações hierarquizadas de HBM podem reduzir o conteúdo de memória de cada acelerador de ponta, aliviando a pressão de oferta e custo no curto prazo, mas também redistribuirão a demanda entre gerações de HBM, alturas de pilhas e participações de fornecedores. Se uma menor memória por chip levar os clientes a aumentar o número de chips, fornecedores de GPUs, CoWoS, wafers, testes e componentes de servidor poderão obter crescimento adicional de volume. CPO e NPO se tornarão caminhos tecnológicos importantes para expandir a escala dos supernós, impulsionando a demanda por módulos ópticos, motores ópticos, empacotamento avançado e PCBs de alta velocidade. Por outro lado, se energia, refrigeração e entrega de racks não puderem expandir de forma sincronizada, a demanda por chips estimada no nível de wafers poderá não se converter em receita no prazo previsto.

Riscos

• Escassez de capacidade de HBM ou atrasos na certificação de fornecedores podem limitar a produção em massa do Rubin Ultra e de outros aceleradores de IA.
• A redução das especificações de HBM pode afetar significativamente o desempenho de decodificação de grandes modelos com contexto longo e enfraquecer a competitividade de alguns produtos.
• Problemas de PCB, refrigeração e integração de sistemas em racks Kyber podem levar a atrasos nos embarques de servidores e racks.
• A infraestrutura elétrica global pode não conseguir suportar a escala de implantação de chips de IA implícita pela capacidade de wafers.
• Empacotamento avançado CoWoS, wafers de processos avançados e equipamentos de teste podem apresentar desequilíbrios periódicos entre oferta e demanda.
• Se os projetos Google TPU, CPU e outros ASICs forem atrasados, isso afetará a realização de receita para MediaTek, GUC e King Yuan Electronics Co Ltd.
• Controles de exportação, ordens executivas dos Estados Unidos e restrições relacionadas a transações podem afetar algumas empresas, valores mobiliários e atividades da cadeia de suprimentos.
• O Morgan Stanley possui relações de banco de investimento ou outros negócios com várias empresas cobertas, e os investidores devem considerar potenciais conflitos de interesse.

Pontos a observar

• A decisão final da NVIDIA sobre as especificações de HBM e a segmentação de produtos do Rubin Ultra antes do fim do terceiro trimestre de 2026.
• O impacto efetivo das mudanças nas especificações de HBM sobre o desempenho de decodificação com contexto longo, a demanda pela quantidade de chips e as participações dos fornecedores de HBM.
• O cronograma de produção em massa das soluções Kyber, Oberon NVL72 e NVL576 e se os problemas de PCB e refrigeração serão aliviados.
• O progresso de adoção pelos clientes e os rendimentos de produção em massa de CPO e NPO em interconexões entre racks.
• O aumento de volume do Rubin no terceiro trimestre de 2026 e o início dos embarques de racks no quarto trimestre.
• Se a demanda por mais de 7 milhões de TPUs do Google e 3 milhões de CPUs em 2027 poderá ser realizada.
• A participação da MediaTek na receita de projetos de TPU e o progresso de ganho de escala de produtos de 2 nm em 2028.
• Se a alocação de capacidade de CoWoS, o fornecimento de HBM e a construção de energia para centros de dados podem permanecer sincronizados.
• Se o estoque de reserva da cadeia de suprimentos Blackwell pode ser totalmente absorvido conforme esperado dentro de 2026.
• A validação da demanda final por meio de mudanças no investimento de capital de clientes de nuvem, nos preços de locação de chips de IA e na capacidade de energia.