Tecnologia da Ásia-Pacífico e Cadeia de Suprimentos de Semicondutores para IA: Rubin Ultra Pode Adotar Configurações Escalonadas de HBM, Enquanto a Expansão da Computação de IA Continua Impulsionando a Demanda por CoWoS, Wafers, Testes e Interconexões Ópticas

Visão geral

O relatório concentra-se em ajustes arquiteturais, configurações de memória, racks de servidores, interconexões ópticas, empacotamento avançado, demanda por testes e restrições de energia na cadeia de suprimentos de GPUs e ASICs de IA. A visão central é que o Rubin Ultra pode aliviar a escassez de memória e as pressões de custo por meio de especificações escalonadas de HBM; os racks Kyber enfrentam atrasos devido a problemas de PCB e refrigeração, e a NVIDIA pode estender o Oberon NVL72 no curto prazo, usando CPO/NPO para suportar interconexões em maior escala. Ao mesmo tempo, a expansão de TPUs e CPUs do Google, da série Rubin e de outros ASICs personalizados continuará a impulsionar a demanda por CoWoS, wafers de nós avançados, HBM e testes.

Visões principais

Primeiro, o Rubin Ultra pode formar múltiplos níveis de configuração de HBM, com produtos de ponta usando HBM4e e produtos de menor nível usando HBM4, para se adaptar a diferentes cargas de trabalho e aliviar pressões de oferta e custo. Segundo, reduzir as especificações de memória pode enfraquecer o desempenho de decodificação para grandes modelos de contexto longo, mas a menor memória por chip também pode aumentar as remessas totais de aceleradores. Terceiro, ainda não há um cronograma claro de entrega para os racks Kyber, e os sistemas Rubin Ultra de primeira geração podem continuar a usar a arquitetura Oberon NVL72 e alcançar conectividade de nível NVL576 por meio de CPO/NPO. Quarto, devido a limitações de processo de foundry e velocidade SerDes, fornecedores chineses de GPU de IA estão mais inclinados a usar NPO para construir supernós, enquanto o caminho CPO da NVIDIA pode criar diferenciação na expansão scale-out. Quinto, a demanda por TPU, CPU e Rubin do Google sustenta o crescimento contínuo da cadeia de suprimentos de semicondutores de IA de 2026 a 2027, mas o fornecimento de energia pode se tornar uma restrição mais rigorosa do que a capacidade de chips.

Estrutura de análise

O relatório combina verificações de canal da cadeia de suprimentos com estimativas bottom-up: estima remessas de aceleradores e demanda de memória com base na alocação de wafers CoWoS, chips por wafer e configurações de HBM; estima oportunidades de receita de wafers com base em nós de processo, contagens de chiplets, consumo e preços de wafers; incorpora servidores HGX ao modelo de correspondência chip-rack ao tratar nove unidades como equivalentes a um rack NVL72; e estima os requisitos totais de capacidade de energia usando o consumo médio de energia por GPU ou ASIC.

Notas metodológicas

• Pesquisa de cadeia de suprimentosVerificações de canal

  Avaliar especificações de produtos e cadência de entrega por meio de feedback das cadeias industriais de memória, empacotamento, servidores e testes.

  O feedback dos canais é usado para avaliar o plano escalonado de HBM do Rubin Ultra, atrasos dos racks Kyber, a direção de adoção de CPO/NPO e a demanda por testes de TPU e CPU do Google.

• Estimativa de capacidade e remessasModelo bottom-up de CoWoS

  Usar a alocação de wafers CoWoS e o número de chips produzíveis por wafer para estimar remessas de aceleradores.

  O modelo também combina capacidade de HBM, contagem de pilhas e geração por chip para estimar a demanda total de HBM, e detalha a demanda de CoWoS por cliente e fornecedor de chips.

• Correspondência de remessas de sistemasConversão de equivalência de chip para rack

  Converter sistemas HGX e racks NVL72 em uma métrica unificada de consumo de GPU.

  O relatório assume que nove servidores HGX, cada um contendo oito GPUs, equivalem a um rack NVL72, e usa isso para reconciliar a oferta de chips Blackwell com a demanda por racks de servidores.

• Restrições de infraestruturaConversão de capacidade de energia

  Estimar a capacidade de energia necessária multiplicando o número de aceleradores pela potência média de projeto térmico.

  Usando um parâmetro ilustrativo de aproximadamente 2 kW por GPU ou ASIC, o relatório converte cerca de 19 milhões de aceleradores em 2027 em aproximadamente 38 GW de demanda de energia para testar se as previsões de demanda por chips podem ser suportadas pela infraestrutura.

Mapeamento e comparação de ativos

Mapeamento estruturado da tese para ativos nomeados (pontos fortes, pontos fracos, pares e riscos).

• NVIDIA

  Principal impulsionadora das arquiteturas Rubin, Rubin Ultra, Blackwell e supernós

  Pontos fortes

  Possui um ecossistema completo, de GPUs e NVLink a sistemas em nível de rack; espera-se que o roteiro de CPO fortaleça o desempenho de interconexão em larga escala, e que a série Rubin entre em um ciclo de aceleração de volume no segundo semestre de 2026.

  Pontos fracos

  O Rubin Ultra enfrenta trade-offs entre oferta e custo de HBM, enquanto os racks Kyber apresentam incertezas quanto a PCB, refrigeração e prazos de entrega.

  Comparação

  Em comparação com soluções de supernós chinesas que usam NPO, a NVIDIA está mais inclinada a usar CPO para melhorar o desempenho de expansão scale-out entre racks.

  Riscos

  Ajustes nas especificações de HBM afetando o desempenho, atrasos de racks, energia insuficiente, absorção de estoques de segurança da cadeia de suprimentos abaixo das expectativas e restrições regulatórias.

• TSMC

  Fornecedora-chave de wafers de nós avançados e capacidade de empacotamento CoWoS para GPUs e ASICs de IA

  Pontos fortes

  Beneficia-se do crescimento simultâneo de GPUs, TPUs e ASICs personalizados; o relatório espera que seu CAGR de receita relacionada à IA alcance cerca de 60% de 2024 a 2029.

  Pontos fracos

  A demanda depende fortemente do investimento de capital dos clientes, da expansão da capacidade de empacotamento avançado e da infraestrutura de centros de dados de suporte.

  Comparação

  A capacidade de CoWoS é a referência central usada no relatório para medir a oferta global de chips de IA e a alocação entre clientes.

  Riscos

  Gargalos de energia fazendo com que a implantação final fique abaixo da capacidade de chips, mudanças na alocação de clientes e riscos de execução na expansão de capacidade de nós avançados e empacotamento.

• SK hynix, Micron, Samsung

  Principais potenciais fornecedores de HBM3e, HBM4 e HBM4e

  Pontos fortes

  Espera-se que o consumo total de HBM para IA aumente de até cerca de 30 bilhões de Gb em 2026 para até cerca de 50 bilhões de Gb em 2027.

  Pontos fracos

  A configuração escalonada do Rubin Ultra pode reduzir o conteúdo de HBM por chip em alguns produtos, e os fornecedores também precisam atender a diferentes especificações de pilhas e gerações.

  Comparação

  As certificações e alocações entre diferentes produtos de GPU e ASIC variam por fornecedor, e a participação da Samsung pode aumentar em alguns ASICs personalizados e configurações de menor nível.

  Riscos

  Rebaixamentos de especificação, atrasos de certificação, rendimento, pressão de preços e nova capacidade sendo liberada mais rapidamente do que a demanda.

• MediaTek

  Parceira de design de ASIC personalizado para TPU do Google e potencial beneficiária da cadeia de suprimentos de produtos de 2 nm

  Pontos fortes

  A empresa projeta participação de mercado de ASIC de 15% a 20% em 2027 e espera que sua participação na receita aumente ainda mais em 2028 à medida que TPUs de 2 nm ganhem escala.

  Pontos fracos

  O crescimento da receita depende da cadência dos projetos do Google, da produção em massa de nós avançados e da capacidade de testes de back-end.

  Comparação

  Em paralelo aos projetos de TPU existentes da Broadcom, espera-se que a MediaTek amplie sua participação em TPU v8t, v9 e gerações subsequentes.

  Riscos

  Atrasos de projetos, concentração de clientes, risco de produção em massa de 2 nm e intensificação da concorrência em ASICs.

• King Yuan Electronics Co Ltd

  Beneficiária da demanda do Google por testes de wafer de TPU e CPU, testes finais e testes em nível de sistema

  Pontos fortes

  Espera-se que a demanda relacionada ao Google aumente de 8% a 10% da receita em 2026 para 10% a 15% em 2027, e maior tempo de teste e maior complexidade favorecem o valor de conteúdo de testes.

  Pontos fracos

  A receita relacionada é sensível à cadência de expansão de projetos de um único cliente, e parte da receita foi adiada para o quarto trimestre de 2026 e 2027.

  Comparação

  Em comparação com fornecedores que se beneficiam apenas dos volumes de chips, a KYEC também se beneficia da maior penetração de testes burn-in e testes em nível de sistema.

  Riscos

  Remessas de TPU ou CPU abaixo das expectativas, erros na alocação de capacidade de testes, concentração de clientes e adiamentos de projetos.

• GUC

  Provedora de serviços de design de ASIC personalizado e potencial participante no design de back-end de TPU

  Pontos fortes

  A empresa expressou interesse em fornecer serviços de design de back-end de chiplets de computação para futuras gerações de TPU, e o relatório espera que sua demanda relacionada por CoWoS cresça rapidamente.

  Pontos fracos

  A conquista de projetos e o reconhecimento de receita dependem das decisões dos clientes e do momento da produção em massa dos produtos.

  Comparação

  Em comparação com parceiros completos de ASIC, como MediaTek e Broadcom, a GUC concentra-se mais em serviços de design e projetos personalizados para clientes.

  Riscos

  Projetos que não se concretizem, complexidade de design, capacidade de empacotamento avançado e risco de concentração de clientes.

• Fornecedores chineses de GPU de IA

  Construção de arquiteturas domésticas de supernós para treinamento e inferência de modelos ultragrandes

  Pontos fortes

  Ao conectar múltiplos racks por meio de NPO, podem escalar sob restrições da cadeia de suprimentos doméstica para suportar grandes modelos com mais de 2 trilhões de parâmetros.

  Pontos fracos

  Limitada por restrições de processo de foundry, a taxa SerDes por lane das GPUs domésticas ainda pode estar em torno de 100Gb/s, limitando a eficiência de interconexão.

  Comparação

  Em comparação com a direção preferida pela NVIDIA de CPO entre racks, os fornecedores chineses atualmente se inclinam mais para soluções NPO de óptica próxima ao pacote.

  Riscos

  Nós de processo, largura de banda de interconexão, consumo de energia, ecossistema de software, controles de exportação e riscos de execução da produção em massa.

Dados principais

• Remessas de TPU do Google3,7 milhões de unidades em 2026; mais de 7 milhões de unidades em 2027O total da tabela mostra cerca de 7,35 milhões de unidades em 2027, principalmente contribuídas por TPU v8i e v8t.
• Remessas de CPU do Google1,5 milhão de unidades em 2026; 3 milhões de unidades em 2027Projetos relacionados exigem testes burn-in e testes em nível de sistema.
• Participação dos negócios relacionados ao Google na receita da KYEC8% a 10% em 2026; 10% a 15% em 2027Inclui receitas de TPU, CPU, teste final e parte dos testes de wafer.
• Orientação de participação de mercado de ASIC da MediaTek15% a 20% em 2027A empresa acredita que, à medida que os produtos TPU de 2 nm ganhem escala, sua participação na receita poderá continuar a aumentar em 2028.
• Previsão de remessas de Blackwell5,4 milhões de unidades em 2026O relatório acredita que a oferta de chips será suficiente para atender à demanda por Grace Blackwell NVL72 no segundo semestre de 2026.
• Previsão de remessas de Rubin e Rubin UltraAproximando-se de 7 milhões de unidades em 2027Espera-se que Rubin comece a ganhar escala no terceiro trimestre de 2026, com as remessas de racks iniciando no quarto trimestre.
• Remessas de racks Rubin NVL72Cerca de 90.000 conjuntos em 2027A previsão baseia-se no modelo de correspondência de consumo de chips e racks.
• Volume de chips de IA implícito em CoWoS em 2027Cerca de 19 milhões de unidadesAssumindo uma média de 2 kW por chip, isso corresponde a cerca de 38 GW de demanda de energia.
• Consumo de HBM para IAAté cerca de 30 bilhões de Gb em 2026; até cerca de 50 bilhões de Gb em 2027A estimativa cobre GPUs de IA e configurações de ASIC dos principais fornecedores de nuvem.
• Valor do consumo de wafers para IAPelo menos US$26 bilhões em 2026; pelo menos US$59 bilhões em 2027Estimado com base em remessas de aceleradores, contagens de chiplets, nós de processo e preços de wafers.
• Crescimento anual da demanda total global de CoWoS102% em 2026; 93% em 2027O crescimento da demanda é impulsionado conjuntamente por clientes como NVIDIA, Broadcom, AMD e GUC.
• Crescimento da receita relacionada à IA da TSMCCAGR esperado de cerca de 60% de 2024 a 2029Abrange chips de IA de uso geral, ASICs personalizados, CoWoS e testes de wafer, e CPUs para servidores de IA.

Impacto e implicações

O impacto na cadeia industrial não é unidirecional. Configurações escalonadas de HBM podem aliviar a pressão sobre a oferta de memória de ponta e reduzir os custos do sistema, mas uma menor capacidade de HBM por chip pode reduzir o valor de conteúdo de memória, enquanto maiores remessas de chips beneficiam fornecedores de wafers, empacotamento, testes e outros orientados por volume. Os atrasos do Kyber são desfavoráveis à adoção de novos racks no curto prazo, mas podem prolongar o ciclo de vida do Oberon NVL72 e das cadeias de suprimentos relacionadas de PCB, refrigeração e sistemas. Supernós em maior escala aumentarão a importância de CPO/NPO, interconexões de alta velocidade e componentes ópticos. Revisões para cima da demanda por TPU e CPU do Google ampliam diretamente as oportunidades para MediaTek, GUC, KYEC e segmentos relacionados de empacotamento avançado e testes. No longo prazo, a maior restrição pode migrar gradualmente da capacidade de chips para energia, construção de centros de dados e capacidade de refrigeração em nível de sistema.

Riscos

• Escassez persistente de HBM ou atrasos de certificação podem levar a mudanças nas especificações finais e na cadência de expansão do Rubin Ultra.
• Reduzir as especificações de HBM pode ter um impacto relativamente significativo no desempenho de decodificação de grandes modelos de contexto longo.
• Os racks de servidores Kyber são afetados por problemas de PCB, refrigeração e engenharia de sistemas, e o cronograma de entrega permanece incerto.
• As capacidades globais de energia, construção de centros de dados e conexão à rede elétrica podem não conseguir suportar a escala prevista de instalação de aceleradores de IA.
• A expansão de CoWoS, wafers de nós avançados ou capacidade de testes pode não corresponder à demanda real.
• O investimento de capital dos fornecedores de nuvem, as remessas de TPU e CPU do Google ou os projetos Rubin podem ficar abaixo das expectativas.
• Há incerteza quanto aos roteiros tecnológicos de CPO/NPO, rendimento, custo e cronograma de produção em massa.
• Ordens executivas dos EUA, controles de exportação e restrições relacionadas a transações podem afetar determinadas empresas e valores mobiliários.
• O Morgan Stanley possui participações acionárias, relações de banco de investimento ou outros relacionamentos comerciais com várias empresas cobertas, o que pode criar potenciais conflitos de interesse.

Pontos a observar

• A decisão final da NVIDIA sobre as especificações de HBM do Rubin Ultra antes do fim do terceiro trimestre de 2026.
• O impacto real de diferentes configurações de HBM sobre decodificação, prefill e desempenho de grandes modelos de contexto longo.
• O cronograma claro de produção em massa dos racks Kyber e o progresso na resolução de problemas de PCB e refrigeração.
• A proporção de adoção de CPO e NPO à medida que o Oberon NVL72 escala em direção ao NVL576.
• A execução da aceleração de volume de Rubin no terceiro trimestre de 2026 e as remessas de racks no quarto trimestre.
• O grau de realização das previsões de mais de 7 milhões de TPUs do Google e 3 milhões de CPUs em 2027.
• A participação da MediaTek na receita dos projetos de TPU e o progresso dos produtos de 2 nm.
• A utilização da capacidade de testes burn-in e testes em nível de sistema da KYEC, e a contribuição de receita relacionada ao Google.
• A alocação de clientes da TSMC CoWoS, a cadência de expansão de capacidade e o crescimento da receita relacionada à IA.
• A capacidade global de energia para centros de dados de IA, o progresso de conexão à rede elétrica e a construção de infraestrutura de refrigeração.