Cadena de suministro de tecnología y semiconductores de IA de Asia-Pacífico: Rubin Ultra podría adoptar configuraciones escalonadas de HBM, mientras la expansión de cómputo de IA continúa impulsando la demanda de CoWoS, obleas, pruebas e interconexiones ópticas

Visión general

El informe se centra en los ajustes arquitectónicos, las configuraciones de memoria, los racks de servidores, las interconexiones ópticas, el empaquetado avanzado, la demanda de pruebas y las restricciones energéticas en la cadena de suministro de GPU y ASIC de IA. La visión central es que Rubin Ultra podría aliviar la escasez de memoria y las presiones de coste mediante especificaciones HBM escalonadas; los racks Kyber afrontan retrasos por problemas de PCB y refrigeración, y NVIDIA podría extender Oberon NVL72 a corto plazo mientras utiliza CPO/NPO para respaldar interconexiones de mayor escala. Al mismo tiempo, la expansión de TPU y CPU de Google, la serie Rubin y otros ASIC personalizados continuará impulsando la demanda de CoWoS, obleas de nodos avanzados, HBM y pruebas.

Perspectivas principales

Primero, Rubin Ultra podría formar múltiples niveles de configuración HBM, con productos de gama alta que usan HBM4e y productos de gama inferior que usan HBM4, para adaptarse a diferentes cargas de trabajo y aliviar las presiones de suministro y coste. Segundo, reducir las especificaciones de memoria podría debilitar el rendimiento de decodificación para modelos grandes de contexto largo, pero una menor memoria por chip también podría aumentar los envíos totales de aceleradores. Tercero, aún no hay un calendario de entrega claro para los racks Kyber, y los sistemas Rubin Ultra de primera generación podrían seguir utilizando la arquitectura Oberon NVL72 y lograr conectividad de nivel NVL576 mediante CPO/NPO. Cuarto, debido a las limitaciones de los procesos de fundición y de la velocidad SerDes, los proveedores chinos de GPU de IA están más inclinados a utilizar NPO para construir supernodos, mientras que la vía CPO de NVIDIA podría crear diferenciación en la expansión horizontal. Quinto, la demanda de TPU, CPU y Rubin de Google respalda el crecimiento continuo de la cadena de suministro de semiconductores de IA de 2026 a 2027, pero el suministro eléctrico podría convertirse en una restricción más estricta que la capacidad de chips.

Marco de análisis

El informe combina verificaciones de canal de la cadena de suministro con estimaciones ascendentes: estima los envíos de aceleradores y la demanda de memoria a partir de la asignación de obleas CoWoS, los chips por oblea y las configuraciones HBM; estima las oportunidades de ingresos de obleas según nodos de proceso, recuentos de chiplets, consumo y precios de obleas; incorpora servidores HGX al modelo de correspondencia entre chips y racks tratando nueve unidades como equivalentes a un rack NVL72; y estima los requisitos generales de capacidad eléctrica utilizando el consumo medio de energía por GPU o ASIC.

Notas metodológicas

• Investigación de cadena de suministroVerificaciones de canal

  Evaluar las especificaciones de producto y la cadencia de entrega mediante comentarios de las cadenas industriales de memoria, empaquetado, servidores y pruebas.

  Los comentarios de canal se utilizan para evaluar el plan HBM escalonado de Rubin Ultra, los retrasos de racks Kyber, la dirección de adopción de CPO/NPO y la demanda de pruebas de TPU y CPU de Google.

• Estimación de capacidad y envíosModelo ascendente de CoWoS

  Utilizar la asignación de obleas CoWoS y el número de chips producibles por oblea para estimar los envíos de aceleradores.

  El modelo combina además la capacidad HBM, el número de pilas y la generación por chip para estimar la demanda total de HBM, y desglosa la demanda de CoWoS por cliente y proveedor de chips.

• Correspondencia de envíos de sistemasConversión de equivalencia chip a rack

  Convertir sistemas HGX y racks NVL72 en una métrica unificada de consumo de GPU.

  El informe asume que nueve servidores HGX, cada uno con ocho GPU, equivalen a un rack NVL72, y utiliza esto para volver a hacer corresponder el suministro de chips Blackwell con la demanda de racks de servidores.

• Restricciones de infraestructuraConversión de capacidad eléctrica

  Estimar la capacidad eléctrica requerida multiplicando el número de aceleradores por la potencia media de diseño térmico.

  Utilizando un parámetro ilustrativo de aproximadamente 2 kW por GPU o ASIC, el informe convierte alrededor de 19 millones de aceleradores en 2027 en unos 38 GW de demanda eléctrica para comprobar si las previsiones de demanda de chips pueden ser respaldadas por la infraestructura.

Correspondencia y comparación de activos

Correspondencia estructurada entre la tesis y activos concretos (fortalezas, debilidades, pares y riesgos).

• NVIDIA

  Impulsor central de las arquitecturas Rubin, Rubin Ultra, Blackwell y supernodos

  Fortalezas

  Cuenta con un ecosistema completo desde GPU y NVLink hasta sistemas a nivel de rack; se espera que la hoja de ruta de CPO fortalezca el rendimiento de interconexión a gran escala, y que la serie Rubin entre en un ciclo de aumento de volumen en la segunda mitad de 2026.

  Debilidades

  Rubin Ultra enfrenta compensaciones entre el suministro y el coste de HBM, mientras que los racks Kyber presentan incertidumbres sobre PCB, refrigeración y calendario de entrega.

  Comparación

  En comparación con las soluciones de supernodos chinas que utilizan NPO, NVIDIA está más inclinada a usar CPO para mejorar el rendimiento de expansión horizontal entre racks.

  Riesgos

  Ajustes de especificaciones HBM que afecten al rendimiento, retrasos de racks, energía insuficiente, absorción de inventario de reserva de la cadena de suministro por debajo de las expectativas y restricciones regulatorias.

• TSMC

  Proveedor clave de obleas de nodos avanzados y capacidad de empaquetado CoWoS para GPU y ASIC de IA

  Fortalezas

  Se beneficia del crecimiento sincronizado de GPU, TPU y ASIC personalizados; el informe espera que su CAGR de ingresos relacionados con IA alcance alrededor de 60% de 2024 a 2029.

  Debilidades

  La demanda depende en gran medida del gasto de capital de los clientes, la expansión de la capacidad de empaquetado avanzado y la infraestructura de centros de datos de respaldo.

  Comparación

  La capacidad CoWoS es la referencia central utilizada en el informe para medir el suministro global de chips de IA y la asignación por clientes.

  Riesgos

  Cuellos de botella energéticos que provoquen que la implementación final quede por debajo de la capacidad de chips, cambios en la asignación de clientes y riesgos de ejecución en la expansión de capacidad de nodos avanzados y empaquetado.

• SK hynix, Micron, Samsung

  Principales proveedores potenciales de HBM3e, HBM4 y HBM4e

  Fortalezas

  Se espera que el consumo total de HBM de IA aumente de hasta unos 30.000 millones de Gb en 2026 a hasta unos 50.000 millones de Gb en 2027.

  Debilidades

  La configuración escalonada de Rubin Ultra podría reducir el contenido HBM por chip para algunos productos, y los proveedores también deben cumplir diferentes especificaciones de pilas y generaciones.

  Comparación

  Las certificaciones y asignaciones entre diferentes productos de GPU y ASIC varían según el proveedor, y la participación de Samsung podría aumentar en algunos ASIC personalizados y configuraciones de menor nivel.

  Riesgos

  Reducciones de especificaciones, retrasos de certificación, rendimiento de fabricación, presión de precios y liberación de nueva capacidad más rápida que la demanda.

• MediaTek

  Socio de diseño de ASIC personalizados para TPU de Google y potencial beneficiario de la cadena de suministro de productos de 2 nm

  Fortalezas

  La compañía prevé una cuota de mercado de ASIC de 15% a 20% en 2027 y espera que su participación en los ingresos aumente aún más en 2028 a medida que se acelere la producción de TPU de 2 nm.

  Debilidades

  El crecimiento de ingresos depende de la cadencia de proyectos de Google, la producción en masa de nodos avanzados y la capacidad de pruebas de back-end.

  Comparación

  En paralelo con los proyectos TPU existentes de Broadcom, se espera que MediaTek amplíe su participación en TPU v8t, v9 y generaciones posteriores.

  Riesgos

  Retrasos de proyectos, concentración de clientes, riesgo de producción en masa de 2 nm y competencia intensificada en ASIC.

• King Yuan Electronics Co Ltd

  Beneficiario de la demanda de pruebas de obleas, pruebas finales y pruebas a nivel de sistema para TPU y CPU de Google

  Fortalezas

  Se espera que la demanda relacionada con Google aumente de 8% a 10% de los ingresos en 2026 a 10% a 15% en 2027, y un mayor tiempo y complejidad de pruebas son favorables para el valor de contenido de pruebas.

  Debilidades

  Los ingresos relacionados son sensibles a la cadencia de aumento de producción de proyectos de un solo cliente, y algunos ingresos se han diferido al cuarto trimestre de 2026 y 2027.

  Comparación

  En comparación con proveedores que se benefician solo de los volúmenes de chips, KYEC también se beneficia de una mayor penetración de pruebas de burn-in y pruebas a nivel de sistema.

  Riesgos

  Envíos de TPU o CPU por debajo de las expectativas, errores en la asignación de capacidad de pruebas, concentración de clientes y aplazamientos de proyectos.

• GUC

  Proveedor de servicios de diseño de ASIC personalizados y posible participante en el diseño de back-end de TPU

  Fortalezas

  La compañía ha expresado interés en proporcionar servicios de diseño de back-end de chiplets de cómputo para futuras generaciones de TPU, y el informe espera que su demanda relacionada de CoWoS crezca rápidamente.

  Debilidades

  La adjudicación de proyectos y el reconocimiento de ingresos dependen de las decisiones de los clientes y del calendario de producción en masa de los productos.

  Comparación

  En comparación con socios integrales de ASIC como MediaTek y Broadcom, GUC se centra más en servicios de diseño y proyectos personalizados para clientes.

  Riesgos

  Proyectos que no se materialicen, complejidad de diseño, capacidad de empaquetado avanzado y riesgo de concentración de clientes.

• Proveedores chinos de GPU de IA

  Construyen arquitecturas de supernodos nacionales para entrenamiento e inferencia de modelos ultragrandes

  Fortalezas

  Al conectar múltiples racks mediante NPO, pueden escalar bajo restricciones de la cadena de suministro nacional para respaldar modelos grandes con más de 2 billones de parámetros.

  Debilidades

  Limitados por las restricciones de proceso de fundición, la tasa SerDes por carril de las GPU nacionales puede seguir siendo de alrededor de 100Gb/s, lo que limita la eficiencia de interconexión.

  Comparación

  En comparación con la dirección preferida de CPO entre racks de NVIDIA, los proveedores chinos actualmente se inclinan más por soluciones NPO de óptica cercana al encapsulado.

  Riesgos

  Nodos de proceso, ancho de banda de interconexión, consumo de energía, ecosistema de software, controles de exportación y riesgos de ejecución de producción en masa.

Datos clave

• Envíos de TPU de Google3,7 millones de unidades en 2026; más de 7 millones de unidades en 2027El total de la tabla muestra alrededor de 7,35 millones de unidades en 2027, aportadas principalmente por TPU v8i y v8t.
• Envíos de CPU de Google1,5 millones de unidades en 2026; 3 millones de unidades en 2027Los proyectos relacionados requieren pruebas de burn-in y pruebas a nivel de sistema.
• Negocio relacionado con Google como proporción de los ingresos de KYEC8% a 10% en 2026; 10% a 15% en 2027Incluye ingresos de TPU, CPU, pruebas finales y algunas pruebas de obleas.
• Guía de cuota de mercado de ASIC de MediaTek15% a 20% en 2027La compañía considera que, a medida que aumente la producción de productos TPU de 2 nm, su participación en los ingresos podría continuar subiendo en 2028.
• Previsión de envíos de Blackwell5,4 millones de unidades en 2026El informe considera que el suministro de chips será suficiente para satisfacer la demanda de Grace Blackwell NVL72 en la segunda mitad de 2026.
• Previsión de envíos de Rubin y Rubin UltraAproximándose a 7 millones de unidades en 2027Se espera que Rubin comience a aumentar producción en el tercer trimestre de 2026, con envíos de racks a partir del cuarto trimestre.
• Envíos de racks Rubin NVL72Unos 90.000 conjuntos en 2027La previsión se basa en el modelo de correspondencia de consumo entre chips y racks.
• Volumen de chips de IA implícito por CoWoS en 2027Unos 19 millones de unidadesSuponiendo una media de 2 kW por chip, esto corresponde a unos 38 GW de demanda eléctrica.
• Consumo de HBM de IAHasta unos 30.000 millones de Gb en 2026; hasta unos 50.000 millones de Gb en 2027La estimación cubre las configuraciones de GPU de IA y ASIC de los principales proveedores de nube.
• Valor del consumo de obleas de IAAl menos US$26bn en 2026; al menos US$59bn en 2027Estimado a partir de envíos de aceleradores, recuentos de chiplets, nodos de proceso y precios de obleas.
• Crecimiento interanual de la demanda total global de CoWoS102% en 2026; 93% en 2027El crecimiento de la demanda está impulsado conjuntamente por clientes como NVIDIA, Broadcom, AMD y GUC.
• Crecimiento de ingresos relacionados con IA de TSMCCAGR esperado de alrededor de 60% de 2024 a 2029Cubre chips de IA de propósito general, ASIC personalizados, CoWoS y pruebas de obleas, y CPU para servidores de IA.

Impacto e implicaciones

El impacto en la cadena industrial no es unidireccional. Las configuraciones HBM escalonadas pueden aliviar la presión de suministro de memoria de alta gama y reducir los costes del sistema, pero una menor capacidad HBM por chip puede suprimir el valor de contenido de memoria, mientras que mayores envíos de chips benefician a proveedores de obleas, empaquetado, pruebas y otros impulsados por volumen. Los retrasos de Kyber son desfavorables para la adopción de nuevos racks a corto plazo, pero podrían prolongar el ciclo de vida de Oberon NVL72 y las cadenas de suministro relacionadas de PCB, refrigeración y sistemas. Los supernodos de mayor escala aumentarán la importancia de CPO/NPO, las interconexiones de alta velocidad y los componentes ópticos. Las revisiones al alza de la demanda de TPU y CPU de Google mejoran directamente las oportunidades para MediaTek, GUC, KYEC y los segmentos relacionados de empaquetado avanzado y pruebas. A largo plazo, la mayor restricción podría desplazarse gradualmente de la capacidad de chips a la energía, la construcción de centros de datos y la capacidad de refrigeración a nivel de sistema.

Riesgos

• La persistencia de escasez de HBM o retrasos de certificación podría provocar cambios en las especificaciones finales y la cadencia de aumento de producción de Rubin Ultra.
• Reducir las especificaciones HBM podría tener un impacto relativamente significativo en el rendimiento de decodificación de modelos grandes de contexto largo.
• Los racks de servidores Kyber se ven afectados por problemas de PCB, refrigeración e ingeniería de sistemas, y el calendario de entrega sigue sin estar claro.
• Las capacidades globales de energía, construcción de centros de datos y conexión a la red podrían no ser capaces de respaldar la escala prevista de instalación de aceleradores de IA.
• La expansión de la capacidad de CoWoS, obleas de nodos avanzados o pruebas podría no corresponderse con la demanda real.
• El gasto de capital de los proveedores de nube, los envíos de TPU y CPU de Google, o los envíos de proyectos Rubin podrían quedar por debajo de las expectativas.
• Existe incertidumbre en torno a las hojas de ruta tecnológicas de CPO/NPO, el rendimiento de fabricación, el coste y el calendario de producción en masa.
• Las órdenes ejecutivas de Estados Unidos, los controles de exportación y las restricciones relacionadas sobre transacciones podrían afectar a determinadas compañías y valores.
• Morgan Stanley mantiene participaciones accionariales, relaciones de banca de inversión u otras relaciones comerciales con múltiples compañías cubiertas, lo que podría crear posibles conflictos de interés.

Aspectos que vigilar

• La decisión final de NVIDIA sobre las especificaciones HBM de Rubin Ultra antes de finalizar el tercer trimestre de 2026.
• El impacto real de diferentes configuraciones HBM en la decodificación, el prefill y el rendimiento de modelos grandes de contexto largo.
• El calendario claro de producción en masa de los racks Kyber y el progreso en la resolución de problemas de PCB y refrigeración.
• La proporción de adopción de CPO y NPO a medida que Oberon NVL72 escala hacia NVL576.
• La ejecución del aumento de volumen de Rubin en el tercer trimestre de 2026 y los envíos de racks en el cuarto trimestre.
• El grado de materialización de las previsiones de más de 7 millones de TPU de Google y 3 millones de CPU en 2027.
• La participación de MediaTek en los ingresos de proyectos TPU y el avance de productos de 2 nm.
• La utilización de la capacidad de pruebas de burn-in y pruebas a nivel de sistema de KYEC, y la contribución de ingresos relacionados con Google.
• La asignación de clientes de CoWoS de TSMC, la cadencia de expansión de capacidad y el crecimiento de ingresos relacionados con IA.
• La capacidad energética global de los centros de datos de IA, el progreso de conexión a la red y la construcción de infraestructura de refrigeración.