アジア太平洋のテクノロジーおよびAI半導体サプライチェーン:階層化HBM構成とラックアーキテクチャ最適化がAIチップの数量成長を支える一方、電力とスーパーノード納入が中核的制約として残る
モルガン・スタンレーは、Rubin Ultraが階層化HBM構成を採用し、CPO、NPO、ラック設計の最適化を通じてメモリー不足とスーパーノードのスケーリング課題に対処する可能性があるとみている。GPU、ASIC、CoWoS、テストのサプライチェーン需要は、2027年にも高い成長余地を維持する。
要約
モルガン・スタンレーは、Rubin Ultraが階層化HBM構成を採用し、CPO、NPO、ラック設計の最適化を通じてメモリー不足とスーパーノードのスケーリング課題に対処する可能性があるとみている。GPU、ASIC、CoWoS、テストのサプライチェーン需要は、2027年にも高い成長余地を維持する。
- Rubin Ultraのハイエンド版はHBM4e 8Hiを採用する可能性があり、下位版は供給、コスト、ワークロード要件のバランスを取るためHBM4 12Hiまたは8Hiを採用する可能性がある。
- 単一チップのメモリー構成を削減すると、長コンテキスト大規模モデルのデコーディング性能に影響する可能性があるが、必要チップ数の増加を通じて、出荷量の成長に依存するサプライヤーには恩恵となる可能性もある。
- KyberラックはPCBおよび冷却の問題の影響を受けている。初代Rubin Ultraは主にOberon NVL72ソリューションを基盤とし、CPOまたはNPOの支援によりNVL576へスケールすると予想される。
- Google TPUの出荷台数は2026年の370万台から2027年には700万台超へ増加すると見込まれ、MediaTekや京元電子など関連セグメントの成長を牽引する。
- 2027年のCoWoS換算AIチップ約1,900万個は約38GWの電力需要に相当し、電力インフラが世界のAIコンピューティング能力拡大における主要ボトルネックとなる可能性がある。
レポート解説
概要
本レポートは、アジア太平洋AIサプライチェーンにおけるGPUアーキテクチャ、HBM構成、スーパーノードのインターコネクト、ASICプロジェクト、CoWoS能力、テスト需要に焦点を当てる。中核的な見方は、NVIDIAがRubin Ultra向けの階層化HBM構成を通じてメモリー不足とコスト圧力を緩和する一方、ラックレベルのGPU密度を継続的に高め、より大規模なインターコネクトを支えるためにCPOまたはNPOを用いる可能性があるというものである。Google TPUおよびCPU需要、AIチップのテスト複雑性、先端パッケージング需要は引き続き高まるが、電力供給、PCBおよび冷却、HBM能力、サーバーラックの納入スケジュールが実際の量産立ち上がりを制限する可能性がある。
主要見解
第一に、Rubin Ultraは複数のHBM構成で提供される可能性があり、ハイエンドモデルは性能を重視し、下位モデルは異なるワークロードに対応して供給可能性を高めるためメモリー容量を削減する。第二に、低いHBM仕様はプリフィルタスクへの影響が限定的である可能性がある一方、長コンテキスト大規模モデルのデコーディング性能にはより敏感である。また、チップ当たりメモリー容量の低下はチップ需要を増やす可能性がある。第三に、Kyberブレードサーバーは依然としてPCBおよび冷却の課題に直面しており、初代Rubin UltraラックはOberon NVL72を継続利用し、CPOまたはNPOを通じてNVL576レベルへスケールする可能性がある。第四に、Google TPU、CPU、および関連するバーンイン・システムレベルテストの需要は急増しており、MediaTek、GUC、京元電子などのセグメントに恩恵をもたらす。第五に、CoWoS、HBM、ウェハー需要は急速に増加しているが、制約は純粋なチップ製造から、電力、冷却、インターコネクト、システム全体の納入へと徐々に広がっている。
分析フレームワーク
本レポートは、サプライチェーン調査、製品仕様の分析、CoWoSウェハー配分、ウェハー当たりチップ数、HBM容量構成、サーバーからラックへの換算関係、チップ当たり消費電力の仮定を組み合わせ、GPU・ASIC出荷、HBM消費、ウェハー収益機会、電力需要をボトムアップで推計する。また、クラウド顧客のプロジェクト進捗およびテスト要件に基づき、各セグメントの収益寄与も評価する。
手法メモ
メモリー、パッケージング、テスト、サーバー、光インターコネクトなど複数セグメントの情報を通じて、製品仕様と量産スケジュールをクロスバリデーションする。
この手法は、まだ確定していないRubin UltraのHBM構成、Kyberラックの進捗、ASICプロジェクトの分業を評価するのに適しているが、結論は顧客の最終設計および量産計画により変わる可能性がある。
CoWoSウェハー配分とウェハー当たりチップ数に基づいてGPUおよびASICの出荷を推計する。
レポートはさらにチップ出荷をHBM需要、先端プロセスウェハー消費、関連収益機会にマッピングし、サプライチェーンのボトルネックと恩恵を受けるセグメントを特定する。
GPUまたはASIC当たり平均約2kWの消費電力という仮定を用い、チップ規模をデータセンター電力容量需要に換算する。
この推計は、2027年の約1,900万チップが約38GWの電力需要に相当する可能性を示し、電力インフラがウェハーおよびパッケージング能力の実際の導入への転換を制限し得ることを示唆する。
ラック消費モデルにHGXサーバーを含め、8-GPU HGXサーバー9台が概ねNVL72ラック1台に相当すると仮定する。
この調整により、Blackwellチップの生産量と最終需要の対応関係がより完全になり、サプライチェーンのバッファ在庫と真の過剰在庫の区別にも役立つ。
資産マッピングと比較
投資テーゼから固有資産への構造化マッピング(強み、弱み、同業、リスク)。
- NVIDIA Corp.Rubin、Rubin Ultra、Blackwell、スーパーノードアーキテクチャの中核プラットフォームサプライヤー。
- 強み
- GPU、NVLink、ラックレベルシステム、CPOインターコネクトにわたる包括的なプラットフォーム能力を持ち、Rubinシリーズの出荷規模は継続的に拡大すると予想される。
- 弱み
- HBM不足、コスト圧力、KyberラックのPCBおよび冷却問題により、製品仕様および納入計画の調整を余儀なくされる可能性がある。
- 比較
- NPOソリューションをより多く用いる中国のスーパーノードと比べ、NVIDIAはクロスラックのスケーリング性能を強化するためCPOを採用する傾向がある。
- リスク
- 低いHBM仕様による長コンテキストのデコーディング性能への影響、ラック遅延、電力不足、顧客設備投資の変化。
- TSMCAI GPUおよびASIC向け先端プロセスとCoWoSパッケージングの主要サプライヤー。
- 強み
- CoWoS需要は急成長しており、AI関連のウェハーおよびパッケージング収益の可視性は高く、2024年から2029年のAI関連売上高CAGRは約60%に達する可能性がある。
- 弱み
- 先端パッケージングおよび先端プロセスの能力拡張は、装置、材料、電力、顧客プロジェクトのスケジュールと連携する必要がある。
- 比較
- 同社のCoWoS能力は、GPU、ASIC、HBM需要、および最終チップ出荷推計を結ぶ中核的なリンクである。
- リスク
- 最終データセンター電力の不足、顧客プロジェクト遅延、能力配分の変更、地政学的制約。
- MediaTekGoogle TPUプロジェクトの重要な設計パートナーであり、後続の2nm製品にも参加。
- 強み
- ASIC市場シェアは2027年に15%から20%へ達すると見込まれ、2nm TPUが2028年に立ち上がるにつれ売上高シェアはさらに上昇する可能性が高い。
- 弱み
- 売上高の集中とプロジェクト実行はGoogle TPUの量産スケジュールに依存し、先端プロセス製品では設計および検証の複雑性が高い。
- 比較
- Broadcomの既存TPUプロジェクトと比べ、MediaTekのv8tおよび後続の2nm製品への参加は拡大している。
- リスク
- プロジェクト遅延、顧客注文の調整、歩留まり問題、テストサイクルの長期化。
- King Yuan Electronics Co LtdGoogle TPUおよびCPUの最終テスト、バーンイン、ウェハープロービングの一部における受益者。
- 強み
- AIチップのテスト時間の長期化と信頼性要件の上昇は、チップ当たりテスト価値の向上に寄与する。
- 弱み
- 売上高寄与は顧客製品が予定通り立ち上がることに依存し、AI関連売上高の一部は2026年第4四半期および2027年へ後ずれしている。
- 比較
- 従来のチップテストと比べ、AI ASICはより長いテストサイクル、バーンイン、システムレベルテストを必要とする。
- リスク
- 顧客プロジェクト遅延、テスト装置稼働率の変動、顧客集中度の上昇。
- SK hynix、Micron、Samsung ElectronicsHBM3e、HBM4、HBM4eの主要な潜在サプライヤー。
- 強み
- AIチップがHBM総需要の大幅な成長を牽引しており、供給逼迫は高性能メモリーの戦略的価値を強める。
- 弱み
- 階層化されたRubin Ultra構成は、一部モデルのチップ当たりHBM容量を減らし、異なる世代およびスタック仕様間の需要構造を変える可能性がある。
- 比較
- サプライヤーごとに、HBM世代、スタック高、認証進捗、顧客プロジェクトでのシェアが異なる。
- リスク
- 顧客仕様の削減、需要を上回る能力拡張、認証遅延、期待を下回る歩留まり。
- CPO、NPO、高速PCB、冷却のサプライチェーンNVL576級スーパーノード、クロスラックインターコネクト、より高いGPU密度を支えるインフラセグメント。
- 強み
- スーパーノード規模の拡大とラック当たりコンピュート密度の上昇は、インターコネクト、PCB、冷却の価値含有量を高める。
- 弱み
- 技術的複雑性は高く、KyberソリューションはすでにPCBおよび熱設計が量産ボトルネックとなり得ることを示している。
- 比較
- NVIDIAはCPOを志向する一方、中国のGPUベンダーはSerDesおよびプロセス上の制約からNPOを採用することが多い。
- リスク
- 技術ロードマップの変更、量産歩留まり、顧客認証サイクル、ラック導入の遅延。
主要データ
- Google TPU出荷台数2026年は370万台、2027年は700万台超。表では約735万台と推計成長は主にv8i、v8t、および後続の2nm製品による。
- Google CPU出荷台数2026年は150万台、2027年は300万台関連プロジェクトにはバーンインおよびシステムレベルテストが必要となる。
- 京元電子のTPU事業寄与2026年の売上高の約7%から8%、2027年は10%をやや上回る最終テストおよびウェハープロービング収益の一部を含む。
- 京元電子のGoogle関連売上高2026年の売上高の約8%から10%、2027年は約10%から15%TPU、CPU、最終テスト、およびウェハープロービングの一部を含む。
- 2027年のAIチップと電力需要約1,900万チップ、約38GWの電力容量に相当GPUまたはASIC当たり平均約2kWに基づく推計。
- SpaceX拡張シナリオ追加8GWはRubin GPU400万個超に概ね相当TSMCが2027年に生産可能なAIアクセラレーター数の約20%に相当する。
- 世界のCoWoS需要の前年比成長率2026年は102%、2027年は93%成長はNVIDIA、Broadcom、AMD、カスタムASIC顧客が共同で牽引する。
- AI関連HBM需要2026年は最大約300億Gb、2027年は最大約500億Gb階層化HBM構成はチップ当たり使用量およびサプライヤーシェアを変える可能性がある。
- AIウェハー収益機会2026年は少なくとも260億米ドル、2027年は少なくとも590億米ドルGPU、ASIC、CPUのプロセス、チップレット数、ウェハー価格に基づく推計。
- Blackwell出荷台数2026年は約540万台チップ供給は2026年下期にGrace Blackwell NVL72需要を満たすと予想される。
- Rubinシリーズ出荷台数2027年は700万台近くRubinは2026年第3四半期に立ち上がりを開始し、ラック出荷は第4四半期に始まると予想される。
- Rubin NVL72ラック出荷台数2027年は約90,000セット実際のペースはラック設計、冷却、PCB、インターコネクトのソリューションに依存する。
- TSMCのAI関連売上高成長2024年から2029年に約60%の年平均成長率を予想汎用AIチップ、カスタムASIC、CoWoS、ウェハーテスト、サーバーCPUが共同で牽引する。
- MediaTekのASIC市場シェア目標2027年に15%から20%同社は、2nm TPU製品が2028年に立ち上がるにつれて売上高シェアにはなお上昇余地があるとみている。
影響と示唆
階層化HBM構成は各ハイエンドアクセラレーターのメモリー搭載量を減らし、短期的な供給およびコスト圧力を緩和する可能性があるが、HBM世代、スタック高、サプライヤーシェア間で需要を再配分することにもなる。チップ当たりメモリーの低下により顧客がチップ数を増やす場合、GPU、CoWoS、ウェハー、テスト、サーバー部品のサプライヤーは追加的な数量成長を得る可能性がある。CPOおよびNPOはスーパーノード規模を拡大する重要な技術経路となり、光モジュール、光エンジン、先端パッケージング、高速PCBの需要を牽引する。他方、電力、冷却、ラック納入が同期して拡大できなければ、ウェハーレベルで推計されるチップ需要は予定通り収益に転換されない可能性がある。
リスク
- HBM能力不足またはサプライヤー認証の遅延により、Rubin Ultraおよび他のAIアクセラレーターの量産が制限される可能性がある。
- HBM仕様の引き下げは、長コンテキスト大規模モデルのデコーディング性能に大きく影響し、一部製品の競争力を弱める可能性がある。
- KyberラックにおけるPCB、冷却、システム統合の問題は、サーバーおよびラック出荷の遅延につながる可能性がある。
- 世界の電力インフラは、ウェハー能力が示唆するAIチップ導入規模を支えられない可能性がある。
- CoWoS先端パッケージング、先端プロセスウェハー、テスト装置では、周期的な需給ミスマッチが生じる可能性がある。
- Google TPU、CPU、その他のASICプロジェクトが遅延すれば、MediaTek、GUC、京元電子の収益実現に影響する。
- 輸出規制、米国大統領令、および関連取引制限は、一部企業、証券、サプライチェーン活動に影響する可能性がある。
- モルガン・スタンレーは複数のカバレッジ企業と投資銀行業務またはその他の取引関係を有しており、投資家は潜在的な利益相反に注意すべきである。
注目点
- 2026年第3四半期末までのRubin UltraのHBM仕様および製品階層化に関するNVIDIAの最終決定。
- HBM仕様変更が長コンテキストのデコーディング性能、チップ数量需要、HBMサプライヤーシェアに及ぼす実際の影響。
- Kyber、Oberon NVL72、NVL576ソリューションの量産時期、およびPCB・冷却問題が緩和されるかどうか。
- クロスラックインターコネクトにおけるCPOおよびNPOの顧客採用進捗と量産歩留まり。
- 2026年第3四半期のRubinの量産立ち上がりと、第4四半期のラック出荷開始。
- 2027年にGoogle TPU700万台超およびCPU300万台の需要が実現可能かどうか。
- MediaTekのTPUプロジェクトにおける売上高シェアと、2028年の2nm製品の立ち上がり進捗。
- CoWoS能力配分、HBM供給、データセンター電力建設が同期を維持できるかどうか。
- Blackwellサプライチェーンのバッファ在庫が2026年中に予想通り完全消化されるかどうか。
- クラウド顧客の設備投資、AIチップリース価格、電力容量の変化を通じた最終需要の検証。