Semiconductores: J.P. Morgan inicia cobertura de V-Test: líder en pruebas de chips de IA, precio objetivo RMB 220

Visión general

J.P. Morgan inicia cobertura de V-Test (688372.SH) con una calificación de Sobreponderar y establece un precio objetivo de RMB 220 para junio de 2027. La lógica central del informe es que, bajo restricciones externas que obligan a los chips de IA nacionales a acelerar la adopción de la arquitectura Chiplet (multidie), el segmento independiente de pruebas de terceros está experimentando un crecimiento incremental estructural. Aprovechando la mayor reserva de equipos de prueba de alta gama en las acciones A y una estrategia de expansión de capacidad contracíclica, V-Test está preparada para duplicar su cuota de mercado y mejorar significativamente su rentabilidad durante los próximos tres años.

Perspectivas principales

La chipletización de los chips de IA nacionales provoca una explosión estructural de la demanda de pruebas. El informe señala que el acceso restringido a equipos de procesos avanzados obliga a los chips de IA nacionales a acelerar su transición hacia la arquitectura Chiplet, lo que amplifica directamente la demanda de pruebas. En concreto, el diseño multidie genera un efecto multiplicador de 1,5-2x en el volumen y la complejidad de las pruebas de obleas (CP), mientras que el tiempo de prueba final (FT) aumenta 1,2-1,5x. Las instituciones calculan que la demanda de pruebas de chips de IA de China crecerá a un CAGR del 88% entre 2026 y 2028, superando ampliamente la tasa de crecimiento del 23% del mercado total de pruebas. Para 2028, las pruebas de IA representarán aproximadamente el 30% de la demanda total. Además, el ecosistema altamente fragmentado de chips de IA nacionales intensifica aún más la dependencia de servicios profesionales de pruebas de terceros. La expansión contracíclica y las barreras de equipamiento establecen una ventaja de pionero. V-Test es la empresa con el mayor volumen de instalaciones entre las compañías puras de pruebas de terceros de las acciones A. Al cierre de 2025, poseía más de 1.500 equipos de prueba, incluidos más de 400 modelos de alta gama. Durante la desaceleración del sector, el gasto de capital de la empresa alcanzó RMB 2.900 millones en 2025 (equivalente al 187% de los ingresos). Esta inversión contracíclica le permitió tomar la iniciativa en la validación de clientes y la entrega de equipos de alta gama. Aunque la elevada depreciación ha suscitado preocupación en el mercado, la utilización de capacidad de la empresa se mantiene por encima del 80%. Con la incorporación de pedidos de IA de alto valor añadido, el crecimiento de los ingresos (proyectado en 65%/50% para 2027/2028) superará significativamente el crecimiento de la depreciación, y las economías de escala están a punto de materializarse. La mejora de la estructura de productos impulsa la recuperación de la rentabilidad. El informe enfatiza que las pruebas de chips de IA alcanzan precios unitarios y márgenes brutos superiores a los de los SoC de consumo tradicionales, debido a la escasez de equipos y a la complejidad de ingeniería. A medida que la participación en ingresos de los chips de computación aumente del 20% en 2025 a más del 35% en 2028, y el negocio CP de alto margen mantenga una participación cercana al 60%, se espera que el margen bruto integral de la empresa se recupere gradualmente desde el mínimo de 37,1% en 2024 hasta 44,6% en 2028. Las instituciones prevén que los CAGR de ingresos y beneficio neto de la empresa para 2026-2028 alcancen 59% y 73%, respectivamente, con una cuota de mercado que podría aumentar de aproximadamente 10% a más de 20%. La valoración es atractiva y cuenta con múltiples catalizadores. El precio actual de la acción equivale a aproximadamente 29x el P/E futuro a un año, lo que representa un descuento del 40% respecto al nivel medio de los pares OSAT de las acciones A (50x). El precio objetivo de RMB 220 se basa en 30x el PE futuro a un año, tomando como referencia la media histórica de tres años de la empresa y aplicando un descuento del 30% frente a los pares OSAT para reflejar el riesgo de una flexibilidad de precios limitada a corto plazo. Los catalizadores para la futura mejora de valoración incluyen: la revalorización impulsada por una mayor exposición al negocio de IA, el soporte al alza del ASP derivado de la optimización de la mezcla de productos y una calidad de rentabilidad superior frente a los pares OSAT.

Marco de análisis

El informe adopta una cadena de deducción de "cambio de trayectoria tecnológica → cuantificación de la carga de trabajo de pruebas → análisis de la brecha entre oferta y demanda → correspondencia con las ventajas competitivas de la empresa individual". Parte de la restricción tecnológica de que los chips de IA nacionales se ven obligados a adoptar la arquitectura Chiplet, transformando los cambios técnicos en incrementos medibles de carga de trabajo de pruebas mediante coeficientes multiplicadores específicos (CP 1,5-2x, FT 1,2-1,5x). En segundo lugar, combinando la fragmentación del ecosistema de IA nacional y las tendencias de penetración de pruebas de terceros, deriva las brechas de oferta y demanda a nivel sectorial. Por último, al comparar indicadores líderes como el inventario de equipos de alta gama, la intensidad del gasto de capital y la cobertura de clientes de la empresa, demuestra la certeza de captar estos incrementos, utilizando análisis DuPont y comparaciones de valoración con pares para anclar el ritmo de recuperación de la rentabilidad y rangos de precios razonables.

Notas metodológicas

• Marco de análisis industrial/sectorialDesglose de volumen-precio

  Efecto multiplicador de la arquitectura Chiplet sobre la carga de trabajo de pruebas

  En lugar de afirmar vagamente que la IA impulsa la demanda de pruebas, el informe desglosa las características técnicas de Chiplet en multiplicadores específicos de carga de trabajo de pruebas (volumen de pruebas CP x1,5-2x, tiempo de FT x1,2-1,5x). Este método transforma tendencias tecnológicas abstractas en supuestos de incremento de negocio cuantificables y verificables, y constituye una herramienta cuantitativa clave al analizar el impacto de los cambios tecnológicos en la cadena industrial.

• Marco de competencia y estrategiaFoso/ventaja competitiva

  Barreras de gasto de capital contracíclico en industrias intensivas en activos

  En industrias intensivas en activos como las pruebas de semiconductores, los ciclos de entrega de equipos son largos y los umbrales de verificación de clientes son elevados. El informe analiza el elevado gasto de capital de la empresa durante la desaceleración del sector (Capex/Ingresos alcanzando 187%) para demostrar su estrategia de construir barreras de capacidad y equipamiento mediante desfases temporales. Esta ventaja de pionero formada por la inversión contracíclica constituye un foso competitivo difícil de superar para los recién llegados en el corto plazo.

• Método de valoraciónValoración PE/PEG

  Anclaje de valoración relativa basado en crecimiento y descuento frente a pares

  Al determinar el precio objetivo, el informe no aplicó simplemente el PE promedio del sector, sino que seleccionó la media histórica propia de la empresa como referencia y aplicó un descuento del 30% respecto a los pares OSAT para reflejar el riesgo de un poder de fijación de precios más débil a corto plazo. Este método de valoración equilibra el potencial de crecimiento de la empresa (alto potencial PEG) con las restricciones de su posición competitiva actual, evitando tanto el optimismo simple como la aplicación rígida de métricas pasadas.

Correspondencia y comparación de activos

Correspondencia estructurada entre la tesis y activos concretos (fortalezas, debilidades, pares y riesgos).

• V-Test (688372.SH)

  Beneficiario principal: mayor proveedor puro de pruebas de terceros en las acciones A, que absorbe directamente la demanda incremental de pruebas generada por la chipletización de los chips de IA nacionales

  Fortalezas

  Reserva líder del sector de equipos de prueba de alta gama; la expansión contracíclica asegura capacidad; cubre a las principales empresas nacionales de diseño de chips de IA; la elevada participación del negocio CP beneficia la estructura de margen bruto

  Debilidades

  La elevada depreciación a corto plazo reprime el desempeño de los beneficios; flexibilidad de precios relativamente más débil que los fabricantes OSAT; dependencia de la adquisición de equipos de alta gama en el extranjero

  Comparación

  En comparación con pares nacionales como Liyang Semiconductor y Hualing Microelectronics, V-Test tiene ventajas en escala de equipos de alta gama y cobertura de clientes de IA; en comparación con OSAT como JCET, su posicionamiento neutral como tercero se ajusta mejor a las necesidades de los fabricantes Fabless

  Riesgos

  Las restricciones a la adquisición de equipos de prueba pueden obstaculizar el progreso de expansión; los cambios en la política de control de exportaciones pueden afectar el retorno de pedidos de pruebas desde fábricas de obleas extranjeras; el avance de equipos ATE nacionales reduce las barreras del sector; la recuperación de la demanda no relacionada con IA queda por debajo de las expectativas

Datos clave

• CAGR de ingresos/beneficio neto 2026-28E59% / 73%Beneficiado por la explosión de la demanda de pruebas de chips de IA y la mejora de la estructura de productos
• Crecimiento de la demanda de pruebas de chips de IA (2026-28E)88% CAGRSupera ampliamente el crecimiento del 23% del mercado total de pruebas y representará el 30% en 2028
• Coeficiente incremental de pruebas de la arquitectura ChipletCP 1.5-2x / FT 1.2-1.5xMultiplicación del volumen y del tiempo de pruebas causada por el diseño multidie
• Gasto de capital de 2025RMB 2.9 BillionGasto en equipos de aproximadamente RMB 2.500 millones, con una relación Capex/Ingresos que alcanza 187%
• Escala de equipos de prueba (fin de 2025)1500+ units (High-end >400 units)La mayor escala entre las compañías puras de pruebas de terceros en las acciones A
• Previsión de margen bruto integral para 2028E44.6%Recuperación significativa desde el mínimo de 37,1% de 2024; fue 39,4% en 2025
• Precio objetivo y múltiplo de valoraciónRMB 220 / 30x 1Y Fwd PEAproximadamente un descuento del 40% frente al PE promedio de los pares OSAT de 50x

Impacto e implicaciones

El informe considera que V-Test se sitúa en una coyuntura crítica de la explosión de la cadena de suministro nacional de IA. Para los inversores, esto significa que la empresa ya no es solo una seguidora de los ciclos tradicionales de semiconductores, sino que posee atributos de crecimiento estructural como parte de la infraestructura de computación de IA. A corto plazo, la presión de depreciación derivada del alto gasto de capital será absorbida por pedidos de IA altamente ciertos. A medio y largo plazo, a medida que la tasa de penetración de las pruebas de terceros mejore sistemáticamente dentro de la cadena industrial nacional de chips, se espera que la empresa pase de una simple expansión de capacidad a una mejora estructural de los márgenes de beneficio, y que su sistema de valoración también se transforme desde el empaquetado y las pruebas tradicionales hacia un proveedor de servicios de soporte a la computación de IA.

Riesgos

• Las restricciones a la adquisición de equipos de prueba pueden obstaculizar el progreso de expansión de capacidad
• Los cambios en las políticas de control de exportaciones pueden afectar el retorno de pedidos de pruebas desde fábricas de obleas extranjeras
• El auge de los proveedores nacionales de equipos ATE provoca una competencia sectorial más intensa y menores barreras
• La recuperación de la demanda de chips no relacionados con IA (por ejemplo, electrónica de consumo) es más débil de lo esperado

Aspectos que vigilar

• Progreso de la producción en masa de soluciones Chiplet de chips de IA nacionales y materialización efectiva de los pedidos de pruebas
• Calendario de llegada de equipos de prueba de alta gama y cambios en la utilización de capacidad
• Si las tendencias trimestrales de recuperación del margen bruto se ajustan a las expectativas del modelo financiero
• Dinámica de tape-out y envíos de las principales empresas nacionales de diseño de chips de IA