Semicondutores: J.P. Morgan inicia cobertura da V-Test: líder em testes de chips de IA, preço-alvo de RMB 220

Visão geral

A J.P. Morgan inicia cobertura da V-Test (688372.SH) com recomendação Overweight, estabelecendo preço-alvo de RMB 220 para junho de 2027. A lógica central do relatório é que, sob restrições externas que forçam os chips domésticos de IA a acelerar a adoção da arquitetura Chiplet (multi-die), o segmento independente de testes terceirizados está vivenciando crescimento incremental estrutural. Com a maior reserva de equipamentos de teste de alta gama nas ações A e uma estratégia de expansão de capacidade anticíclica, a V-Test está bem posicionada para dobrar sua participação de mercado e melhorar significativamente sua rentabilidade nos próximos três anos.

Visões principais

A chipletização dos chips domésticos de IA traz uma explosão estrutural na demanda por testes. O relatório destaca que o acesso restrito a equipamentos de processos avançados força os chips domésticos de IA a acelerar sua transição para a arquitetura Chiplet, o que amplia diretamente a demanda por testes. Especificamente, o design multi-die cria um efeito multiplicador de 1,5-2x no volume e na complexidade do teste de wafer (CP), enquanto o tempo de teste final (FT) aumenta em 1,2-1,5x. As instituições calculam que a demanda de testes de chips de IA na China crescerá a um CAGR de 88% entre 2026 e 2028, muito acima da taxa de crescimento de 23% do mercado total de testes. Até 2028, os testes de IA responderão por aproximadamente 30% da demanda total. Além disso, o ecossistema altamente fragmentado dos chips domésticos de IA intensifica ainda mais a dependência de serviços profissionais de testes terceirizados. A expansão anticíclica e as barreiras de equipamentos estabelecem uma vantagem de pioneirismo. A V-Test é a empresa com o maior volume de instalações entre as empresas independentes de testes terceirizados nas ações A. Ao fim de 2025, possuía mais de 1.500 testadores, incluindo mais de 400 modelos de alta gama. Durante a desaceleração do setor, o dispêndio de capital da empresa alcançou RMB 2,9 bilhões em 2025 (equivalente a 187% da receita). Esse investimento anticíclico permitiu-lhe tomar a dianteira na validação por clientes e na entrega de equipamentos de alta gama. Embora a elevada depreciação tenha causado preocupação no mercado, a utilização de capacidade da empresa permanece acima de 80%. Com a introdução de pedidos de IA de alto valor agregado, o crescimento da receita (projetado em 65%/50% para 2027/2028) superará significativamente o crescimento da depreciação, e as economias de escala estão prestes a se materializar. A modernização da estrutura de produtos impulsiona a recuperação da rentabilidade. O relatório enfatiza que os testes de chips de IA têm preços unitários e margens brutas mais altos do que os SoCs tradicionais de consumo, devido à escassez de equipamentos e à complexidade de engenharia. À medida que a participação da receita de chips de computação sobe de 20% em 2025 para mais de 35% em 2028, e o negócio CP de alta margem mantém participação de cerca de 60%, espera-se que a margem bruta consolidada da empresa se recupere gradualmente de uma baixa de 37,1% em 2024 para 44,6% em 2028. As instituições preveem que os CAGRs de receita e lucro líquido da empresa para 2026-2028 alcançarão 59% e 73%, respectivamente, com a participação de mercado potencialmente aumentando de aproximadamente 10% para mais de 20%. A avaliação é atraente com múltiplos catalisadores. O preço atual da ação corresponde a aproximadamente 29x o P/L futuro de um ano, representando desconto de 40% em relação ao nível médio dos pares OSAT das ações A (50x). O preço-alvo de RMB 220 baseia-se em 30x o PE futuro de um ano, referenciando a média histórica de três anos da empresa e aplicando desconto de 30% aos pares OSAT para refletir o risco de flexibilidade limitada de precificação no curto prazo. Os catalisadores para a futura recuperação da avaliação incluem: reavaliação impulsionada pela maior exposição ao negócio de IA, suporte ascendente ao ASP decorrente da otimização do mix de produtos e qualidade de rentabilidade superior em comparação com pares OSAT.

Estrutura de análise

O relatório adota uma cadeia de dedução de "mudança de rota tecnológica → quantificação da carga de trabalho de testes → análise da lacuna entre oferta e demanda → correspondência com vantagens competitivas individuais da empresa". Parte da restrição tecnológica que força os chips domésticos de IA a adotar a arquitetura Chiplet, convertendo mudanças técnicas em incrementos mensuráveis de carga de trabalho de testes por meio da definição de coeficientes multiplicadores específicos (CP 1,5-2x, FT 1,2-1,5x). Em seguida, combinando a fragmentação do ecossistema doméstico de IA e as tendências de penetração dos testes terceirizados, deduz lacunas de oferta e demanda em nível setorial. Por fim, ao comparar indicadores líderes como o estoque de equipamentos de alta gama, a intensidade de dispêndio de capital e a cobertura de clientes da empresa, demonstra a certeza de capturar esses incrementos, utilizando análise DuPont e comparações de avaliação entre pares para ancorar o ritmo da recuperação de rentabilidade e faixas razoáveis de preço.

Notas metodológicas

• Estrutura de Análise Setorial/IndustrialDecomposição de Volume-Preço

  Efeito Multiplicador da Arquitetura Chiplet sobre a Carga de Trabalho de Testes

  Em vez de afirmar vagamente que a IA impulsiona a demanda por testes, o relatório decompõe as características técnicas do Chiplet em multiplicadores específicos da carga de trabalho de testes (volume de testes CP x1,5-2x, tempo de FT x1,2-1,5x). Esse método transforma tendências tecnológicas abstratas em premissas de incremento de negócios quantificáveis e verificáveis, servindo como ferramenta quantitativa essencial para analisar o impacto de mudanças tecnológicas na cadeia industrial.

• Estrutura de Concorrência e EstratégiaMoat/Vantagem Competitiva

  Barreiras de Dispêndio de Capital Anticíclico em Setores Intensivos em Ativos

  Em setores intensivos em ativos, como testes de semicondutores, os ciclos de entrega de equipamentos são longos e os limiares de verificação pelos clientes são elevados. O relatório analisa o alto dispêndio de capital da empresa durante a desaceleração do setor (Capex/Receita atingindo 187%) para demonstrar sua estratégia de construir barreiras de capacidade e equipamentos usando defasagens temporais. Essa vantagem de pioneirismo formada pelo investimento anticíclico constitui um fosso competitivo que os entrantes tardios têm dificuldade de superar no curto prazo.

• Método de AvaliaçãoAvaliação PE/PEG

  Ancoragem de Avaliação Relativa com Base em Crescimento e Desconto frente aos Pares

  Ao determinar o preço-alvo, o relatório não aplicou simplesmente o PE médio do setor, mas selecionou a própria média histórica da empresa como referência, aplicando desconto de 30% em relação aos pares OSAT para refletir o risco de menor poder de precificação no curto prazo. Esse método de avaliação equilibra o potencial de crescimento da empresa (alto potencial de PEG) com as restrições da posição competitiva atual, evitando otimismo simplista ou aplicação rígida de métricas passadas.

Mapeamento e comparação de ativos

Mapeamento estruturado da tese para ativos nomeados (pontos fortes, pontos fracos, pares e riscos).

• V-Test (688372.SH)

  Beneficiário Principal: maior fornecedor independente de testes terceirizados nas ações A, absorvendo diretamente a demanda incremental por testes trazida pela chipletização dos chips domésticos de IA

  Pontos fortes

  Reserva líder do setor de testadores de alta gama; expansão anticíclica assegura capacidade; cobre as principais empresas domésticas de design de chips de IA; alta participação do negócio CP beneficia a estrutura de margem bruta

  Pontos fracos

  Alta depreciação no curto prazo reduz o desempenho dos lucros; flexibilidade de precificação relativamente mais fraca em comparação com fabricantes OSAT; dependência da aquisição de equipamentos estrangeiros de alta gama

  Comparação

  Em comparação com pares domésticos como Liyang Semiconductor e Hualing Microelectronics, a V-Test possui vantagens em escala de equipamentos de alta gama e cobertura de clientes de IA; em comparação com OSATs como JCET, seu posicionamento neutro como terceiro independente atende melhor às necessidades de fabricantes Fabless

  Riscos

  Restrições à aquisição de equipamentos de teste podem dificultar o progresso da expansão; mudanças nas políticas de controle de exportações podem afetar o retorno de pedidos de testes de fabs no exterior; o avanço de equipamentos ATE domésticos reduz as barreiras do setor; a recuperação da demanda não relacionada à IA fica abaixo das expectativas

Dados principais

• CAGR de Receita/Lucro Líquido 2026-28E59% / 73%Beneficiado pela explosão da demanda por testes de chips de IA e pela modernização da estrutura de produtos
• Crescimento da Demanda por Testes de Chips de IA (2026-28E)88% CAGRMuito acima do crescimento de 23% do mercado total de testes, respondendo por 30% em 2028
• Coeficiente Incremental de Testes da Arquitetura ChipletCP 1.5-2x / FT 1.2-1.5xMultiplicação do volume e do tempo de testes causada pelo design multi-die
• Dispêndio de Capital em 2025RMB 2.9 BillionDispêndio com equipamentos de aproximadamente RMB 2,5 bilhões, com relação Capex/Receita atingindo 187%
• Escala de Testadores (Fim de 2025)1500+ units (High-end >400 units)Maior escala entre empresas independentes de testes terceirizados nas ações A
• Previsão de Margem Bruta Consolidada para 2028E44.6%Recuperação significativa em relação ao piso de 37,1% de 2024; foi de 39,4% em 2025
• Preço-Alvo e Múltiplo de AvaliaçãoRMB 220 / 30x 1Y Fwd PEAproximadamente 40% de desconto em relação ao PE médio de 50x dos pares OSAT

Impacto e implicações

O relatório acredita que a V-Test está posicionada em um ponto crítico da explosão da cadeia de suprimentos doméstica de IA. Para os investidores, isso significa que a empresa não é mais apenas uma seguidora dos ciclos tradicionais de semicondutores, mas possui atributos de crescimento estrutural como parte da infraestrutura de computação de IA. No curto prazo, a pressão de depreciação decorrente dos elevados dispêndios de capital será absorvida por pedidos de IA altamente certos. No médio a longo prazo, à medida que a taxa de penetração dos testes terceirizados melhora sistematicamente na cadeia industrial doméstica de chips, espera-se que a empresa passe de uma simples expansão de capacidade para uma melhoria estrutural nas margens de lucro, e seu sistema de avaliação também poderá ser remodelado, de testes e encapsulamento tradicionais para um provedor de serviços de suporte à computação de IA.

Riscos

• Restrições à aquisição de equipamentos de teste podem dificultar o progresso da expansão de capacidade
• Mudanças nas políticas de controle de exportações podem afetar o retorno de pedidos de testes de fábricas de wafers no exterior
• A ascensão de fornecedores domésticos de equipamentos ATE leva à intensificação da concorrência no setor e à redução das barreiras
• A recuperação da demanda por chips não relacionados à IA (por exemplo, eletrônicos de consumo) é mais fraca do que o esperado

Pontos a observar

• Progresso da produção em massa de soluções Chiplet de chips domésticos de IA e concretização efetiva de pedidos de testes
• Cronograma de chegada de equipamentos de teste de alta gama e mudanças na utilização de capacidade
• Se as tendências trimestrais de recuperação da margem bruta se alinham às expectativas do modelo financeiro
• Dinâmica de tape-out e remessas das principais empresas domésticas de design de chips de IA