ASML Holding NV (ASML) — Interpretação do relatório

Visão geral

Este primer explica por que a Bernstein vê High-NA EUV como o próximo passo no scaling de semicondutores e como fator positivo de longo prazo para a ASML. O relatório argumenta que sua resolução e contraste superiores podem reduzir o custo total de patterning, mesmo com a penalidade estrutural de produtividade dos novos scanners devido à exposição de meio campo.

Visões principais

A tese central da Bernstein é que o scaling de lógica e DRAM continuará, impulsionado pela demanda por maior densidade de computação e memória de AI, cloud computing, high-performance computing e dispositivos móveis avançados. O pitch metálico da lógica deve cair de aproximadamente 40nm em N7 em 2018 para cerca de 21nm em A14 por volta de 2027, e potencialmente para a faixa de 14–10nm além de A2. O tamanho de característica de DRAM deve passar de aproximadamente 17–18nm em 1Y para cerca de 10nm em 1d e, depois, para a faixa de 7–8nm. Nessas dimensões, Low-NA EUV exige cada vez mais double ou triple patterning, elevando máscaras, ciclos de litografia-gravação, custo, tempo de ciclo e oportunidades de defeito. Por isso, a Bernstein vê a litografia de maior resolução como pré-requisito para a futura migração de nós, não como upgrade discricionário. High-NA EUV eleva a abertura numérica de 0.33 para 0.55, mantendo o comprimento de onda EUV de 13.5nm. Segundo a Bernstein, isso melhora a resolução demonstrada de aproximadamente 13nm para aproximadamente 8nm, permite características cerca de 1.7x menores e até 2.8x maior densidade de padrão. O maior contraste melhora a uniformidade local de dimensão crítica em cerca de 40%, reduz a variabilidade de padrão em 1.4x e reduz a dose em 1.4x. Isso pode substituir fluxos Low-NA de multipatterning por uma única exposição High-NA em camadas críticas, reduzindo máscaras, processos não litográficos, ciclo e risco de defeitos. O relatório cita benefícios de custo de aproximadamente 20% a 35% e estima que capex e opex de litografia possam ser aproximadamente 1.2x maiores em um fluxo High-NA de exposição única, mesmo com queda do custo total de patterning, deslocando valor de gravação, deposição e outros passos para os equipamentos da ASML. O trade-off técnico decorre da óptica anamórfica da plataforma EXE. A demagnificação de 4x por 8x mantém retículas padrão, mas reduz o campo de exposição na lâmina de aproximadamente 26 × 33mm para 26 × 16.5mm. O campo menor exige aproximadamente o dobro de exposições para cobrir uma lâmina e pode exigir stitching AB para grandes dies lógicos, reduzindo produtividade e adicionando complexidade de overlay, continuidade e roteamento. High-NA também tem margem de profundidade de foco aproximadamente 2.5–3x menor. A ASML compensa parcialmente com estágio de lâmina de 8g, cerca de duas vezes a aceleração de Low-NA, estágio de retícula de 32g, cerca de quatro vezes, menor dose e maior potência de fonte. Ainda assim, a Bernstein enfatiza que High-NA permanece estruturalmente abaixo de Low-NA em produtividade de scanner: o roteiro Low-NA posterior alcança 300–330 WPH, enquanto o roteiro atual de High-NA supera apenas 210 WPH. A maturidade das ferramentas é central para a economia. EXE:5200B atingiu 175 WPH no modo AA, overlay de máquina compatível de no máximo 0.8nm e disponibilidade do cliente acima de 80%; a ASML mira 90% de disponibilidade no quarto trimestre de 2026 e aproximadamente 95% nos três a quatro anos seguintes. A Bernstein estima que atingir 95% reduziria em 23% o custo de uma exposição High-NA de uma máscara, de aproximadamente €82 para aproximadamente €63. Para grandes dies com stitching, a produtividade AB de EXE:5200B é 135 WPH, versus 175 WPH em AA, redução de aproximadamente 23%. O relatório estima que, em 2025, o custo de equipamento litográfico por exposição High-NA seja 2.4x o de Low-NA para AA e 3.1x para AB, diminuindo para 1.9x e 2.1x em 2030. Portanto, avalia a economia pelo fluxo completo de patterning, e não somente por WPH ou uma exposição isolada. Espera-se que DRAM adote High-NA antes e de forma mais ampla, pois seus dies menores geralmente evitam stitching. Para furos de contato de 15nm, um fluxo de duas exposições Low-NA EUV mais uma DUV pode ser substituído por uma exposição High-NA, com benefício de custo reportado de 30% e menos máscaras, etapas, defeitos e espaço de fábrica. Em pitches P40–P28 de furos de contato DRAM, High-NA alcançou LCDU de 1.4–2.3nm com doses de 45–53 mJ/cm², versus LCDU de 2.4–3.6 nm de Low-NA com doses práticas de aproximadamente 63–73 mJ/cm². A Bernstein afirma que Low-NA exigiria teoricamente 191–238 mJ/cm² para igualar o LCDU de High-NA, sustentando benefício estimado de custo de aproximadamente 50% para uma exposição única High-NA versus Low-NA quando LCDU é equalizado. Samsung e SK hynix devem liderar adoção mais ampla de DRAM em torno de D1d em 2027, e Micron pode seguir depois. A adoção em lógica será mais gradual porque grandes CPU e GPU podem exigir stitching, mas a Bernstein vê casos iniciais atraentes nas camadas mais críticas. Para vias lógicas P36, High-NA imprimiu furos de contato sem defeitos com 77 mJ/cm² e 136 WPH, contra Low-NA com 250 mJ/cm² e 52 WPH, com furos deformados. Em P30, High-NA pode substituir um fluxo Low-NA de dupla exposição com benefício de custo estimado de aproximadamente 20%; na interconexão local P19, substitui três exposições Low-NA por uma e reduz o custo de litografia em cerca de 35%. A Intel já validou High-NA em produção de alto volume em camadas selecionadas de 18A, e a Bernstein espera uso mais amplo em A14. Samsung e TSMC devem adotar de forma relevante em nós de classe A10 por volta de 2030, quando disponibilidade e produtividade melhorarem. Para a ASML, a Bernstein espera que HNA reforce a alta estrutural da intensidade de litografia. A litografia representou aproximadamente 23–25% de WFE desde 2023, acima da faixa histórica de high-teens a low-twenties; a participação da ASML em WFE aumentou de aproximadamente 16% em 2022 para cerca de 22% em 2025. O relatório projeta que a intensidade total de litografia suba de 24% para 26%. Em DRAM, a intensidade subiu de aproximadamente 20% em 1Y e 1Z para 26% em 1c e pode alcançar aproximadamente 30% em 1d com EUV de double patterning ou HNA. A intensidade de lógica permanece em torno de 32% após superar 35% em 5nm e 3nm, e a Bernstein espera que se mantenha semelhante ou aumente com HNA em 1.4nm e 1nm. Uma adoção mais lenta de HNA não enfraquece a tese de longo prazo e pode beneficiar a ASML no curto prazo ao estender a demanda por ferramentas Low-NA EUV de maior margem antes de os clientes consolidarem camadas em sistemas High-NA. Além de High-NA, a Bernstein descreve Hyper-NA como uma opção potencial, não um produto confirmado. Ela poderia elevar a NA para cerca de 0.75 reutilizando componentes comuns da plataforma e tornar-se relevante em torno de A3, quando o pitch metálico de lógica se aproximar de 12–16nm, após a extensão prevista de High-NA para aproximadamente 18nm de pitch.

Estrutura de análise

A Bernstein começa pelos roteiros de scaling de lógica e DRAM e explica o papel da litografia na redução de dimensões. Compara resolução, contraste, produtividade e o trade-off de tamanho de campo entre High-NA e Low-NA EUV, modela custos no fluxo completo de patterning e aplica os resultados separadamente a lógica e DRAM. Por fim, relaciona o calendário de adoção e a intensidade de litografia à demanda por equipamentos e à avaliação da ASML.

Notas metodológicas

• Marco de análise setorialMarco de oferta e demanda

  Roteiros tecnológicos de lógica e DRAM vinculados à crescente demanda por densidade de computação e memória

  O relatório usa a redução esperada de tamanho de característica e pitch em lógica e DRAM para explicar por que é necessária mais capacidade de litografia avançada.

• Marco de análise setorialDecomposição de volume e preço

  Comparação de custos do fluxo completo de patterning entre High-NA e multipatterning Low-NA

  Em vez de comparar apenas a produtividade do scanner, a Bernstein combina exposições, máscaras, stitching, disponibilidade, dose e etapas não litográficas para avaliar a economia total do patterning.

• Métodos de avaliaçãoAvaliação por P/L e PEG

  Valuation por preço sobre lucro

  A Bernstein aplica um múltiplo de 40x P/E à sua estimativa Q5-8 EPS para chegar ao preço-alvo arredondado de €2,500.

Mapeamento e comparação de ativos

Mapeamento estruturado da tese para ativos nomeados (pontos fortes, pontos fracos, pares e riscos).

• ASML Holding NV (ASML)

  Empresa primária coberta e beneficiária esperada da maior adoção de EUV e da intensidade de litografia mais alta.

  Pontos fortes

  Mais de 90% de participação no mercado total de litografia e posição de monopólio em EUV; High-NA pode deslocar mais gasto de camadas críticas para litografia.

  Pontos fracos

  A economia inicial de High-NA enfrenta menor disponibilidade e produtividade estruturalmente inferior à de Low-NA devido à exposição de meio campo.

  Comparação

  High-NA pode ser mais barata que o multipatterning complexo de Low-NA, especialmente em DRAM, mas pode continuar mais cara que o double patterning Low-NA nos próximos cinco anos para alguns grandes dies lógicos que exigem stitching.

  Riscos

  Margens abaixo do esperado, excesso de estoques na China, mercado WFE mais fraco, migração tecnológica mais lenta, tecnologias alternativas e controles de exportação mais rigorosos para a China.

Dados principais

• Recomendação e preço-alvo da ASMLOutperform; €2,500A Bernstein reitera Outperform e aponta a ASML como principal escolha.
• Preço atual e potencial implícito€1,435.40; 107.6%Dados da tabela de ticker para ASML.NA em 1 de setembro de 2026.
• Resolução de High-NA~8nm versus ~13nm for Low-NA EUV0.55 NA versus 0.33 NA, mantendo comprimento de onda de 13.5nm.
• Economia de disponibilidade de High-NA~€82 to ~€63 per exposureA Bernstein estima redução de custo de 23% quando a disponibilidade alcança 95%.
• Calendário de implantação de HNADRAM around 2027; broader logic 2028–2030A Intel já usa High-NA em camadas selecionadas de 18A em produção de alto volume.
• Intensidade de litografia24% to 26%A Bernstein espera aumento da intensidade combinada, com DRAM potencialmente em cerca de 30% em 1d.

Impacto e implicações

O relatório argumenta que a adoção de High-NA elevará a exposição da ASML ao gasto estruturalmente crescente em litografia, ao substituir fluxos de patterning de múltiplas etapas por soluções de exposição única mais intensivas em litografia. Atrasos na adoção ampla podem preservar, no curto prazo, a demanda por ferramentas Low-NA de maior margem; o benefício de longo prazo vem de mais camadas EUV e maior intensidade de litografia em DRAM e lógica avançada.

Riscos

• As margens da ASML podem ficar abaixo das expectativas devido ao custo de comercializar EUV e avançar para novas gerações.
• Excesso de estoques na China acima do esperado, mercado WFE mais fraco ou migração tecnológica mais lenta podem pressionar a demanda.
• Controles de exportação ainda mais rígidos para clientes chineses podem afetar a ASML.
• Outras tecnologias podem representar ameaça de longo prazo.
• Disponibilidade, produtividade, stitching e maturidade de resist/processo de High-NA continuam sendo restrições de execução.

Pontos a observar

• O avanço para a meta da ASML de 90% de disponibilidade de High-NA no quarto trimestre de 2026 e aproximadamente 95% nos três a quatro anos seguintes.
• Pedidos subsequentes e atividade de qualificação High-NA de clientes DRAM no segundo semestre de 2026 e em 2027.
• O ritmo de adoção DRAM de Samsung e SK hynix em torno de D1d e a expansão do uso da Intel em A14.
• Se TSMC e Samsung avançam para a inserção de High-NA em nós de classe A10 por volta de 2030.
• Melhorias de produtividade de High-NA via potência de fonte, transmissão óptica e futuras plataformas EXE.