ASML Holding NV（ASML） レポート解説

概要

本プライマーは、BernsteinがHigh-NA EUVを半導体微細化の次の段階であり、ASMLにとって長期的な追い風とみる理由を説明する。新型スキャナーはハーフフィールド露光による構造的なスループット制約を抱えるものの、高い解像度とコントラストにより総パターニングコストを下げられると論じている。

主要見解

Bernsteinの中心的な見方は、AI、クラウドコンピューティング、高性能計算、先進モバイル機器による演算・メモリ密度への需要を背景に、ロジックとDRAMの微細化は継続するというものだ。ロジックのメタルピッチは2018年のN7で約40nmから2027年頃のA14で約21nmへ、さらにA2以降では14–10nmの範囲へ低下すると予想される。DRAMのフィーチャーサイズは1Yの約17–18nmから1dの約10nmへ、最終的には7–8nmの範囲へ向かう見通しである。この領域ではLow-NA EUVはダブルまたはトリプルパターニングを必要としやすく、マスク、リソグラフィ・エッチング工程、コスト、サイクルタイム、欠陥機会が増える。したがってBernsteinは、高解像度リソグラフィを任意のアップグレードではなく、継続的なノード移行の前提条件とみている。 High-NA EUVは、13.5nmのEUV波長を維持しつつ、開口数を0.33から0.55へ引き上げる。Bernsteinによれば、実証解像度は約13nmから約8nmへ改善し、約1.7x小さいフィーチャーと最大2.8x高いパターン密度を可能にする。高いコントラストは局所臨界寸法均一性を約40%改善し、パターン変動を1.4x低下させ、必要露光量を1.4x低下させる。これにより重要層でLow-NAのマルチパターニングをHigh-NAの単一露光に置き換え、マスク、非リソグラフィ工程、サイクルタイム、欠陥リスクを減らせる。報告書は重要層で約20%から35%のコストメリットを示し、High-NA単一露光では総パターニングコストが下がる一方、リソグラフィの設備投資・運用費は約1.2x高くなり得るため、エッチング、成膜などからASMLの装置へ価値が移るとみている。 技術的なトレードオフはEXEプラットフォームのアナモフィック光学系にある。4xと8xの縮小倍率により標準レチクルを維持する一方、ウェハ露光フィールドは約26 × 33mmから26 × 16.5mmへ縮小する。この小さなフィールドではウェハ全体を覆う露光回数が約2倍となり、大型ロジックダイではABスティッチングが必要になり得るため、生産性が低下し、オーバーレイ、連続性、配線の複雑性が増す。High-NAの焦点深度マージンもLow-NAより約2.5–3x小さい。ASMLは8gのウェハステージ、Low-NAの約2倍の加速度、32gのレチクルステージ、Low-NAの約4倍の加速度、低い露光量、高い光源出力によって一部を相殺する。それでもBernsteinは、ハーフフィールド構造によりHigh-NAのスキャナースループットは構造的にLow-NAを下回ると強調する。後期Low-NAロードマップは300–330 WPHに達する一方、現行High-NAロードマップは210 WPHをわずかに上回る水準である。 装置の成熟度が経済性の鍵となる。EXE:5200BはAAモードで175 WPH、マッチドマシンオーバーレイ0.8nm以下、顧客可用性80%超を達成した。ASMLは2026年第4四半期に90%の可用性、その後3～4年で約95%を目標としている。Bernsteinは、可用性が95%に達すれば、1マスクHigh-NA露光のコストは23%低下し、約€82から約€63になると推定する。スティッチングを要する大型ダイでは、現行EXE:5200BのABスループットは135 WPHで、AAの175 WPHより約23%低い。報告書は、2025年のHigh-NA露光当たりのリソグラフィ装置コストを、AAでLow-NAの2.4x、ABで3.1xと推定し、2030年にはそれぞれ1.9xと2.1xへ縮小するとみる。そのため、スキャナーWPHや単一露光だけでなく、パターニングフロー全体で経済性を評価している。 DRAMはダイが小さく通常はスティッチングを避けられるため、High-NAをより早く、より広く採用すると予想される。15nmコンタクトホールでは、2回のLow-NA EUV露光と1回のDUV露光を必要とする工程を1回のHigh-NA露光に置き換えられ、報告書では30%のコストメリット、マスク、工程、欠陥、ファブスペースの削減が示される。P40–P28のDRAMコンタクトホールピッチでは、High-NAは45–53 mJ/cm²で1.4–2.3nmのLCDUを達成したのに対し、Low-NAは実用線量の約63–73 mJ/cm²で2.4–3.6 nmのLCDUだった。Bernsteinは、Low-NAがHigh-NAのLCDUに匹敵するには理論上191–238 mJ/cm²が必要になると述べ、LCDUを同等にした場合のHigh-NA単一露光のLow-NA比約50%のコストメリット推定を裏付けている。SamsungとSK hynixが2027年頃にD1dでDRAM導入を主導し、Micronは後から採用する可能性があるとみている。 大型CPUやGPUではスティッチングが必要になり得るため、ロジックの採用はより緩やかだが、Bernsteinは最も微細な層で魅力的な初期用途があるとみている。P36ロジックビアでは、High-NAは77 mJ/cm²、136 WPHで欠陥のないコンタクトホールを印刷したのに対し、Low-NAは250 mJ/cm²、52 WPHで変形ホールが生じた。P30ではHigh-NAはダブル露光のLow-NAフローを置き換え、推定約20%のコストメリットがある。P19局所配線では、3回のLow-NA露光を1回に置き換え、リソグラフィコストを約35%削減できる。Intelは18Aの一部層でHigh-NAの量産適用を実証済みであり、BernsteinはA14で利用が拡大すると予想する。SamsungとTSMCは、可用性とスループットが改善する2030年頃、A10クラスのノードで本格採用すると見込まれる。 ASMLにとって、BernsteinはHNAがリソグラフィ強度の構造的な上昇を強めるとみている。リソグラフィは2023年以降WFEの約23–25%を占め、過去の高十数%から低20%台を上回る。ASMLのWFEシェアは2022年の約16%から2025年の約22%へ上昇した。報告書は全体のリソグラフィ強度が24%から26%へ上昇すると予想する。DRAMでは、強度は1Yと1Zの約20%から1cで26%へ上昇し、1dでダブルパターニングEUVまたはHNAを導入すると約30%に達する可能性がある。ロジック強度は5nmと3nmで35%超となった後も約32%にあり、Bernsteinは1.4nmと1nmでHNAを採用すれば同程度か上昇するとみる。High-NAの広範な採用が遅れても長期的な投資判断は弱まらず、顧客がより多くの層をHigh-NAに統合する前に高マージンのLow-NA EUV装置需要を延ばすことで、短期的にはASMLに恩恵をもたらす可能性がある。 High-NAの先では、BernsteinはHyper-NAを確定製品ではなく次の潜在的選択肢と位置付ける。共通プラットフォーム部品を再利用しながらNAを0.75程度へ高める可能性があり、ロジックのメタルピッチが12–16nmに近づくA3頃に重要性を増す可能性がある。これはHigh-NAが約18nmピッチまで単一露光を拡張するという見通しの先に位置する。

分析フレームワーク

BernsteinはまずロジックとDRAMの微細化ロードマップから出発し、フィーチャーサイズ縮小におけるリソグラフィの役割を説明する。High-NAとLow-NA EUVの解像度、コントラスト、スループット、露光フィールドのトレードオフを比較し、パターニングフロー全体でコストをモデル化したうえで、ロジックとDRAMの用途別に適用している。さらに、採用時期とリソグラフィ強度をASMLの装置需要とバリュエーションに結び付けている。

手法メモ

• 業界・産業分析フレームワーク需給フレームワーク

  ロジックとDRAMの技術ロードマップを、演算・メモリ密度需要の増加と結び付ける分析

  報告書はロジックとDRAMで予想されるフィーチャーサイズとピッチの縮小を用い、先端リソグラフィ能力がさらに必要となる理由を説明している。

• 業界・産業分析フレームワーク数量・価格分解

  High-NAとLow-NAマルチパターニングのパターニングフロー全体のコスト比較

  Bernsteinはスキャナースループットだけでなく、露光、マスク、スティッチング、可用性、線量、非リソグラフィ工程を組み合わせて、総パターニング経済性を評価している。

• バリュエーション手法PER・PEG評価

  株価収益率によるバリュエーション

  BernsteinはQ5-8 EPS予想に40x P/E倍率を適用し、丸めた€2,500の目標株価を算出している。

資産マッピングと比較

投資テーゼから固有資産への構造化マッピング（強み、弱み、同業、リスク）。

• ASML Holding NV (ASML)

  主要なカバレッジ企業であり、EUV採用の拡大とリソグラフィ強度の上昇の恩恵を受けると見込まれる。

  強み

  リソグラフィ市場で90%超のシェアを持ち、EUVでは独占的地位にある。High-NAは重要層の支出をよりリソグラフィへ移す可能性がある。

  弱み

  High-NAは初期段階で可用性が低く、ハーフフィールド露光のため構造的にLow-NAよりスループットが低い。

  比較

  High-NAは、特にDRAMでは複雑なLow-NAマルチパターニングより安価になり得るが、今後5年間は、大型でスティッチングを要する一部ロジックダイではLow-NAダブルパターニングより高コストの可能性がある。

  リスク

  予想を下回るマージン、中国での在庫過剰、WFE需要の弱さ、技術移行の遅れ、代替技術、対中輸出規制の一段の強化。

主要データ

• ASMLの格付けと目標株価Outperform; €2,500BernsteinはOutperformを継続し、ASMLを最有力銘柄としている。
• 現在株価と示唆される上昇余地€1,435.40; 107.6%2026年9月1日時点のASML.NAのティッカー表の数値。
• High-NAの解像度~8nm versus ~13nm for Low-NA EUV13.5nmの波長を維持し、0.33 NAに対して0.55 NA。
• High-NAの可用性に関する経済性~€82 to ~€63 per exposureBernsteinは、可用性が95%に達するとコストが23%低下すると推定する。
• HNAの導入時期DRAM around 2027; broader logic 2028–2030Intelはすでに18Aの一部層でHigh-NAを量産に使用している。
• リソグラフィ強度24% to 26%Bernsteinは混合強度が上昇し、DRAMは1dで約30%に達する可能性があると予想する。

影響と示唆

報告書は、High-NAの採用が、複数工程のパターニングフローをリソグラフィ強度の高い単一露光ソリューションへ置き換えることで、構造的に成長するリソグラフィ支出に対するASMLのエクスポージャーを高めると論じる。短期的に幅広い採用が遅れれば高マージンのLow-NA装置需要を支える可能性があり、長期的な恩恵はDRAMと先端ロジックでのEUV層数増加とリソグラフィ強度上昇にある。

リスク

• EUVの商用化と新世代への進化にかかるコストにより、ASMLのマージンが予想を下回る可能性がある。
• 中国で予想以上の在庫過剰、WFE市場の弱さ、または技術移行の遅れが需要を圧迫する可能性がある。
• 対中輸出規制がさらに強化されればASMLに影響する可能性がある。
• 代替技術が長期的な脅威となる可能性がある。
• High-NAの可用性、スループット、スティッチング、レジスト・プロセスの成熟度は引き続き実行上の制約である。

注目点

• ASMLの2026年第4四半期のHigh-NA可用性90%目標と、その後3～4年で約95%へ向かう進捗。
• 2026年後半と2027年におけるDRAM顧客のHigh-NA追加受注と認定活動。
• SamsungとSK hynixのD1d前後のDRAM採用ペース、およびIntelのA14での利用拡大。
• TSMCとSamsungが2030年頃にA10クラスのノードでHigh-NA導入へ進むかどうか。
• 光源出力、光学伝送、将来のEXEプラットフォームによるHigh-NA生産性改善。