AI semiconductor supply chain — Interpretação do relatório
O relatório projeta crescimento de 50% na capacidade agregada de empacotamento 2.5D em 2028 e argumenta que chips de IA maiores e mais aplicações em CPU e redes podem sustentar o crescimento de semicondutores mesmo com a desaceleração do crescimento do capex de CSP para 12%.
Resumo
O relatório projeta crescimento de 50% na capacidade agregada de empacotamento 2.5D em 2028 e argumenta que chips de IA maiores e mais aplicações em CPU e redes podem sustentar o crescimento de semicondutores mesmo com a desaceleração do crescimento do capex de CSP para 12%.
- A capacidade agregada de CoWoS, CoPoS e EMIB-T deve crescer 50% em 2028.
- A capacidade CoWoS da TSMC deve atingir 260kwpm em 2028, enquanto ASE/SPIL e Amkor juntas podem alcançar 110kwpm.
- A capacidade EMIB-T da Intel deve chegar a 40-45kwpm em 2028.
- A demanda global de CoWoS em 2027 é estimada em 2,509k wafers, ante 1,394k wafers em 2026.
- O consumo de wafers de IA é estimado em pelo menos US$55bn em 2027, ante pelo menos US$27bn em 2026.
- Ramps mais lentos de capacidade das OSAT reduzem a previsão de produção da CPU Venice da AMD.
Interpretação do relatório
Visão geral
Morgan Stanley analisa se o crescimento dos semicondutores de IA pode permanecer forte em 2028 enquanto sua análise de internet dos EUA prevê crescimento de 12% do capex de CSP. Com base em verificações da cadeia de suprimentos e premissas preliminares de empacotamento avançado, conclui que os gastos com chips de computação superarão o capex geral de IA, apoiados por chips maiores e por uso mais amplo de empacotamento 2.5D em GPUs, XPUs, CPUs e redes.
Visões principais
Morgan Stanley argumenta que o capex de semicondutores de IA, particularmente para chips de computação, deve superar o capex geral de IA em 2028. Seu ponto de partida é a expectativa de crescimento de 12% do capex de CSP até 2028, que levantou dúvidas sobre o ritmo de crescimento dos semicondutores de IA. O relatório contrapõe que as premissas preliminares de capacidade de CoWoS, CoPoS e EMIB-T indicam crescimento agregado de 50% da capacidade de empacotamento 2.5D em 2028. Esse crescimento implica gastos estáveis com infraestrutura, incluindo shell e data centers de IA, e preços moderados de memória, enquanto chips maiores e o uso de empacotamento avançado em GPUs, XPUs, CPUs e redes continuam a impulsionar a demanda. Para a TSMC, o relatório projeta que a capacidade CoWoS aumente de 130kwpm em 2026 e 200kwpm em 2027 para 260kwpm em 2028. A expansão de 2028 deve se concentrar principalmente em Arizona AP9/10 e possivelmente em AP7. A TSMC está realizando produção de teste de CoPoS em Taoyuan; se o progresso for bom, Morgan Stanley espera construção de capacidade em AP9/10 ou AP7P3, alcançando 5-10kwpm em 2028 e 10-20kwpm em 2029. Fora da TSMC, espera-se que a capacidade CoWoS combinada de ASE/SPIL e Amkor cresça de 80kwpm no fim de 2027 para 110kwpm no fim de 2028. A capacidade de FoCoS mais CoWoS da ASE/SPIL deve subir de 30kwpm para 50-60kwpm, e a da Amkor de 30kwpm para 55-60kwpm, ambas concentradas em CoWoS-L e CoWoS-R. A Intel é outra fonte de capacidade 2.5D futura. O relatório estima capacidade média atual de EMIB-M de 110kwpm, caindo para 95kwpm em 2027 à medida que parte da capacidade é convertida para EMIB-T. A capacidade EMIB-T deve crescer de cerca de 5kwpm em 2026 para 15-20kwpm em 2027 e 40-45kwpm em 2028, equivalente a pelo menos 2mn de substratos Humufish e a uma participação de 10-15% no empacotamento 2.5D. Morgan Stanley considera que MediaTek/Google Humufish consumirá a maior parte da capacidade EMIB-T em 2027-28 e estima que a Intel poderia produzir perto de 3mn units de Humufish do fim de 2027 até 2028, assumindo quatro a cinco chips EMIB-T por wafer. A análise de demanda aponta forte crescimento no consumo de CoWoS. A demanda global total deve subir de 1,394k wafers em 2026 para 2,509k wafers em 2027, com crescimento de 102% em 2026 e 80% em 2027. O consumo CoWoS total da AMD em 2027 deve crescer 165% em relação ao ano anterior para 345k wafers. As reservas de TSMC CoWoS-L para a AMD devem crescer 200% em relação ao ano anterior para 210k, lideradas por MI455 e MI450, que podem alcançar aproximadamente 500-650k units cada. Contudo, a expansão de capacidade das OSAT mais lenta que o esperado significa que a TSMC pode precisar suportar cerca de 80k CoWoS-L para a produção da CPU Venice, comprimindo parcialmente a capacidade de GPUs de IA. Por isso, Morgan Stanley reduz a produção prevista da CPU Venice para 4.4mn units, de sua previsão inicial de 5.6mn, embora as reservas CoWoS de Venice aumentem de 50k em 2026 para 210k em 2027. A demanda de ASICs oferece apoio adicional. A orientação de receita FY27 da Broadcom é US$115bn e pode dobrar novamente em FY28, segundo um relatório citado da Morgan Stanley; verificações da cadeia de suprimentos indicam que um cliente de laboratório de IA da AVGO poderia reservar aproximadamente 15k-30k CoWoS wafers em 2027. A parceria de ASICs anunciada pela Qualcomm com a AWS é vista como tendo impacto limitado sobre a Alchip, pois o comunicado aponta para inferência, enquanto a exposição da Alchip ao Trainium4 cobre treinamento e inferência. Morgan Stanley também vê uma probabilidade crescente de a MediaTek conquistar um segundo cliente de CSP de IA ou laboratório de IA por meio da Nvidia NVLink Fusion; a decisão pode ocorrer em 4Q26 e servir como catalisador significativo. O relatório converte alocações de empacotamento em demanda mais ampla por semicondutores. Estima consumo de HBM de IA de até 29bn Gb em 2026 e 44bn Gb em 2027. O consumo de wafers de IA é estimado em pelo menos US$27bn em 2026 e pelo menos US$55bn em 2027. Também observa a recuperação em agosto dos embarques de racks GB200 e GB300 NVL72, com previsão anual CY26 de 80-85k racks, como evidência de maior consumo de GPUs Blackwell. Em toda a cadeia de suprimentos, espera que a receita de chips de IA continue aumentando sequencialmente e estima que a receita relacionada a IA da TSMC possa alcançar CAGR de 60% entre 2024 e 2029.
Estrutura de análise
Morgan Stanley combina verificações da cadeia de suprimentos asiática com previsões de capacidade de CoWoS, CoPoS e EMIB-T, comparando os requisitos resultantes de empacotamento e wafers com projeções de capex de CSP. O relatório mapeia alocações de capacidade para programas específicos de GPUs, CPUs e ASICs de IA para estimar embarques de chips, demanda de HBM, consumo de wafers e oportunidade de receita.
Notas metodológicas
Análise de oferta e demanda de empacotamento avançado
O relatório prevê capacidade por tecnologia de empacotamento e fornecedor e a compara com reservas de clientes e programas de chips esperados para avaliar gargalos, mudanças de alocação e demanda por semicondutores.
Transmissão dos gastos com infraestrutura de IA pela cadeia de suprimentos de semicondutores
A análise conecta o capex de CSP e os embarques de racks à demanda por GPUs e ASICs, empacotamento avançado, consumo de HBM e receita de wafers.
Mapeamento e comparação de ativos
Mapeamento estruturado da tese para ativos nomeados (pontos fortes, pontos fracos, pares e riscos).
- TSMCPrincipal fornecedora de empacotamento avançado que apoia a demanda por GPUs, CPUs e ASICs de IA
- Pontos fortes
- A capacidade CoWoS deve alcançar 260kwpm em 2028; testes de CoPoS podem criar capacidade adicional.
- Pontos fracos
- Pode precisar absorver a demanda de CPU Venice quando as rampas das OSAT atrasarem, comprimindo parcialmente a capacidade de GPUs de IA.
- Comparação
- Espera-se que mantenha capacidade CoWoS substancialmente maior que a base combinada de ASE/SPIL e Amkor.
- Riscos
- A expansão de CoPoS depende de resultados bem-sucedidos da produção de teste.
- IntelFornecedora de empacotamento avançado EMIB-T para grandes chips de IA
- Pontos fortes
- A capacidade EMIB-T deve alcançar 40-45kwpm em 2028 e pode suportar chips maiores com mais retículos.
- Pontos fracos
- A capacidade EMIB-M deve diminuir à medida que a capacidade é convertida para EMIB-T.
- Comparação
- A capacidade EMIB-T é convertida em equivalentes de wafers CoWoS de 12 polegadas para comparação com a TSMC.
- Riscos
- A capacidade de suportar chips EMIB maiores depende da execução da cadeia de suprimentos.
- AMDImportante impulsionadora da demanda por CoWoS por meio de GPUs de IA e CPUs Venice
- Pontos fortes
- O consumo total de CoWoS em 2027 deve aumentar 165% em relação ao ano anterior para 345k wafers.
- Pontos fracos
- A produção de CPUs Venice é projetada em 4.4mn units, abaixo da previsão inicial de 5.6mn.
- Comparação
- A produção de GPUs de IA deve ser toda em CoWoS da TSMC, enquanto fornecedores fora da TSMC devem ficar principalmente com CPUs Venice e outros produtos.
- Riscos
- Ramps mais lentos de capacidade das OSAT podem restringir a produção de Venice e exigir capacidade da TSMC.
- MediaTekPotencial beneficiária de design de ASIC por meio de Nvidia NVLink Fusion e demanda de Humufish
- Pontos fortes
- Morgan Stanley vê probabilidade crescente de conquistar um segundo cliente de CSP de IA ou laboratório de IA.
- Comparação
- Espera-se que MediaTek/Google Humufish consuma a maior parte da capacidade EMIB-T da Intel durante 2027-28.
- Riscos
- A decisão do potencial cliente ainda não está confirmada.
Dados principais
- Crescimento do capex de CSP até 202812%Estimativa da análise de internet dos EUA da Morgan Stanley
- Crescimento da capacidade agregada de empacotamento 2.5D em 202850%Premissas preliminares de capacidade de CoWoS, CoPoS e EMIB-T
- Capacidade CoWoS da TSMC260kwpm in 2028Versus 130kwpm em 2026 e 200kwpm em 2027
- Capacidade CoWoS fora da TSMC110kwpm by end-2028Versus 80kwpm no fim de 2027
- Capacidade EMIB-T da Intel40-45kwpm in 2028Versus cerca de 5kwpm em 2026 e 15-20kwpm em 2027
- Demanda global de CoWoS2,509k wafers in 2027Versus 1,394k wafers em 2026
- Consumo de HBM de IAUp to 44bn Gb in 2027Versus até 29bn Gb em 2026
- Consumo de wafers de IAAt least US$55bn in 2027Versus pelo menos US$27bn em 2026
Impacto e implicações
O relatório considera o empacotamento avançado um mecanismo-chave pelo qual a demanda de computação de IA pode continuar crescendo mais rápido que o capex total de CSP. TSMC, OSAT e Intel estão posicionadas como fornecedoras de capacidade, enquanto programas de GPUs e ASICs direcionam as alocações; restrições ou atrasos nas rampas das OSAT podem redirecionar a demanda para a TSMC e alterar as expectativas de volume de produtos individuais.
Riscos
- A construção de capacidade CoPoS da TSMC depende do sucesso da produção de teste.
- Ramps mais lentos de capacidade das OSAT e menores rendimentos de empacotamento em nível de painel podem restringir a produção de CPUs Venice.
- A capacidade da Intel de suportar chips EMIB maiores depende da execução da cadeia de suprimentos.
Pontos a observar
- O progresso da produção de teste CoPoS da TSMC e decisões posteriores de construção de capacidade.
- Se a MediaTek conquista um segundo cliente de CSP de IA ou laboratório de IA por meio da Nvidia NVLink Fusion, potencialmente em 4Q26.
- O ritmo da expansão de capacidade CoWoS de ASE/SPIL e Amkor.
- Reservas CoWoS de ASICs de laboratório de IA apoiadas pela Broadcom.
- Embarques de racks GB200/GB300 como indicador de consumo de GPUs Blackwell.