AI semiconductor supply chain — Interpretación del informe
El informe proyecta un crecimiento de 50% de la capacidad agregada de empaquetado 2.5D en 2028 y sostiene que chips de IA de mayor tamaño y un mayor uso en CPU y redes pueden sostener el crecimiento de semiconductores aunque el crecimiento del capex de CSP se modere a 12%.
Resumen
El informe proyecta un crecimiento de 50% de la capacidad agregada de empaquetado 2.5D en 2028 y sostiene que chips de IA de mayor tamaño y un mayor uso en CPU y redes pueden sostener el crecimiento de semiconductores aunque el crecimiento del capex de CSP se modere a 12%.
- La capacidad agregada de CoWoS, CoPoS y EMIB-T se proyecta crecer 50% en 2028.
- La capacidad CoWoS de TSMC se prevé en 260kwpm en 2028, mientras que ASE/SPIL y Amkor juntas podrían alcanzar 110kwpm.
- La capacidad EMIB-T de Intel se espera que alcance 40-45kwpm en 2028.
- La demanda global de CoWoS en 2027 se estima en 2,509k wafers, frente a 1,394k wafers en 2026.
- El consumo de wafers de IA se estima en al menos US$55bn en 2027, frente a al menos US$27bn en 2026.
- Las rampas más lentas de capacidad de OSAT reducen la previsión de producción de CPU Venice de AMD.
Interpretación del informe
Visión general
Morgan Stanley examina si el crecimiento de los semiconductores de IA puede mantenerse fuerte en 2028 mientras su análisis de internet de EE. UU. prevé un crecimiento de 12% del capex de CSP. Con base en verificaciones de la cadena de suministro y supuestos preliminares de empaquetado avanzado, concluye que el gasto en chips de cómputo superará al capex total de IA, respaldado por chips más grandes y una adopción más amplia del empaquetado 2.5D en GPU, XPU, CPU y redes.
Perspectivas principales
Morgan Stanley sostiene que el capex de semiconductores de IA, en particular el gasto en chips de cómputo, debería superar al capex de IA más amplio en 2028. Su punto de partida es un crecimiento esperado de 12% del capex de CSP hacia 2028, que ha generado dudas sobre el impulso de crecimiento de los semiconductores de IA. El informe responde que sus supuestos preliminares para la capacidad de CoWoS, CoPoS y EMIB-T apuntan a un crecimiento agregado de 50% de la capacidad de empaquetado 2.5D en 2028. Este crecimiento implica gasto plano en infraestructura, incluido el de shell y centros de datos de IA, y precios moderados de memoria, mientras que mayores tamaños de chip y el uso de empaquetado avanzado en GPU, XPU, CPU y redes continúan impulsando la demanda. Para TSMC, el informe proyecta que la capacidad CoWoS aumente de 130kwpm en 2026 y 200kwpm en 2027 a 260kwpm en 2028. La expansión de 2028 se concentraría principalmente en Arizona AP9/10 y potencialmente en AP7. TSMC realiza producción de prueba de CoPoS en Taoyuan; si progresa bien, Morgan Stanley espera que construya capacidad en AP9/10 o AP7P3, hasta 5-10kwpm en 2028 y 10-20kwpm en 2029. Fuera de TSMC, espera que la capacidad CoWoS combinada de ASE/SPIL y Amkor aumente de 80kwpm a finales de 2027 a 110kwpm a finales de 2028. Para ASE/SPIL se espera un aumento de capacidad FoCoS más CoWoS de 30kwpm a 50-60kwpm, y para Amkor de 30kwpm a 55-60kwpm, ambas enfocadas en CoWoS-L y CoWoS-R. Intel es otra fuente de capacidad 2.5D futura. El informe estima una capacidad media actual de EMIB-M de 110kwpm, que disminuiría a 95kwpm en 2027 al convertirse parte de la capacidad hacia EMIB-T. EMIB-T escalaría de alrededor de 5kwpm en 2026 a 15-20kwpm en 2027 y 40-45kwpm en 2028, equivalente a al menos 2mn de sustratos Humufish y a una participación de 10-15% en empaquetado 2.5D. Morgan Stanley considera que MediaTek/Google Humufish consumirá la mayor parte de la capacidad EMIB-T durante 2027-28 y estima que Intel podría producir cerca de 3mn units de Humufish desde finales de 2027 hasta 2028, suponiendo cuatro a cinco chips EMIB-T por wafer. El análisis de demanda indica un fuerte crecimiento del consumo de CoWoS. La demanda global total se proyecta subir de 1,394k wafers en 2026 a 2,509k wafers en 2027, con crecimiento de la demanda total de 102% en 2026 y 80% en 2027. Se espera que la demanda CoWoS de AMD aumente 165% interanual a 345k wafers en 2027. Las reservas de TSMC CoWoS-L para AMD se estiman con un aumento de 200% interanual a 210k, lideradas por MI455 y MI450, que podrían alcanzar aproximadamente 500-650k units cada una. Sin embargo, una expansión de OSAT más lenta de lo esperado implica que TSMC podría necesitar respaldar cerca de 80k CoWoS-L para la producción de CPU Venice, desplazando parcialmente la capacidad de GPU de IA. Por ello, Morgan Stanley reduce la producción proyectada de CPU Venice a 4.4mn units desde su previsión inicial de 5.6mn, aunque las reservas CoWoS de Venice aumenten de 50k en 2026 a 210k en 2027. La demanda de ASIC aporta apoyo adicional. La guía de ingresos FY27 de Broadcom es US$115bn y podría duplicarse de nuevo en FY28, según un informe citado de Morgan Stanley; sus verificaciones de cadena de suministro indican que un cliente de laboratorio de IA de AVGO podría reservar aproximadamente 15k-30k CoWoS wafers en 2027. El informe considera que la asociación ASIC de Qualcomm con AWS tiene impacto limitado en Alchip porque el comunicado se refiere a inferencia, mientras que la exposición de Alchip a Trainium4 cubre entrenamiento e inferencia. Morgan Stanley también observa una creciente probabilidad de que MediaTek consiga un segundo cliente de CSP de IA o laboratorio de IA mediante Nvidia NVLink Fusion; la decisión podría tomarse en 4Q26 y servir de catalizador significativo. El informe convierte asignaciones de empaquetado en demanda más amplia de semiconductores. Estima consumo de HBM de IA de hasta 29bn Gb en 2026 y 44bn Gb en 2027. El consumo de wafers de IA se estima en al menos US$27bn en 2026 y al menos US$55bn en 2027. También señala la recuperación de los envíos de racks GB200 y GB300 NVL72 en agosto, con previsión anual CY26 de 80-85k racks, como evidencia de mayor consumo de GPU Blackwell. En toda la cadena de suministro, espera que los ingresos de chips de IA sigan aumentando secuencialmente y estima que los ingresos relacionados con IA de TSMC podrían alcanzar un CAGR de 60% entre 2024 y 2029.
Marco de análisis
Morgan Stanley combina verificaciones de la cadena de suministro asiática con previsiones de capacidad de CoWoS, CoPoS y EMIB-T, y compara los requisitos resultantes de empaquetado y wafers con las proyecciones de capex de CSP. Vincula las asignaciones de capacidad a programas específicos de GPU, CPU y ASIC de IA para estimar envíos de chips, demanda de HBM, consumo de wafers y oportunidad de ingresos.
Notas metodológicas
Análisis de oferta y demanda de empaquetado avanzado
El informe prevé capacidad por tecnología de empaquetado y proveedor, y después la compara con reservas de clientes y programas de chips esperados para evaluar cuellos de botella, cambios de asignación y demanda de semiconductores.
Transmisión del gasto en infraestructura de IA a través de la cadena de suministro de semiconductores
El análisis vincula el capex de CSP y los envíos de racks con la demanda de GPU y ASIC, el empaquetado avanzado, el consumo de HBM y los ingresos de wafers.
Correspondencia y comparación de activos
Correspondencia estructurada entre la tesis y activos concretos (fortalezas, debilidades, pares y riesgos).
- TSMCPrincipal proveedor de empaquetado avanzado que respalda la demanda de GPU, CPU y ASIC de IA
- Fortalezas
- La capacidad CoWoS se proyecta en 260kwpm en 2028; las pruebas de CoPoS podrían crear capacidad adicional.
- Debilidades
- Podría necesitar absorber demanda de CPU Venice cuando las rampas de OSAT se retrasen, presionando parcialmente la capacidad de GPU de IA.
- Comparación
- Se espera que mantenga una capacidad CoWoS sustancialmente mayor que la base combinada de ASE/SPIL y Amkor.
- Riesgos
- La expansión de CoPoS depende de resultados exitosos de producción de prueba.
- IntelProveedor de empaquetado avanzado EMIB-T para grandes chips de IA
- Fortalezas
- La capacidad EMIB-T se proyecta en 40-45kwpm en 2028 y puede admitir chips más grandes con más retículas.
- Debilidades
- La capacidad EMIB-M se espera que disminuya a medida que se convierte capacidad hacia EMIB-T.
- Comparación
- La capacidad EMIB-T se convierte en equivalentes de wafers CoWoS de 12 pulgadas para compararla con TSMC.
- Riesgos
- La capacidad de admitir chips EMIB más grandes depende de la ejecución de la cadena de suministro.
- AMDImportante impulsor de demanda CoWoS a través de GPU de IA y CPU Venice
- Fortalezas
- El consumo total de CoWoS en 2027 se espera que aumente 165% interanual a 345k wafers.
- Debilidades
- La producción de CPU Venice se proyecta en 4.4mn units, por debajo de la previsión inicial de 5.6mn.
- Comparación
- La producción de GPU de IA se espera íntegramente en CoWoS de TSMC, mientras que proveedores fuera de TSMC se encargarían principalmente de CPU Venice y otros productos.
- Riesgos
- Las rampas más lentas de capacidad de OSAT pueden restringir la producción de Venice y requerir capacidad de TSMC.
- MediaTekPosible beneficiario de diseño ASIC mediante Nvidia NVLink Fusion y demanda Humufish
- Fortalezas
- Morgan Stanley observa una creciente posibilidad de conseguir un segundo cliente de CSP de IA o laboratorio de IA.
- Comparación
- Se espera que MediaTek/Google Humufish consuma la mayor parte de la capacidad EMIB-T de Intel durante 2027-28.
- Riesgos
- La decisión del posible cliente aún no está confirmada.
Datos clave
- Crecimiento del capex de CSP hacia 202812%Estimación de la investigación de internet de EE. UU. de Morgan Stanley
- Crecimiento agregado de capacidad de empaquetado 2.5D en 202850%Supuestos preliminares de capacidad para CoWoS, CoPoS y EMIB-T
- Capacidad CoWoS de TSMC260kwpm in 2028Frente a 130kwpm en 2026 y 200kwpm en 2027
- Capacidad CoWoS fuera de TSMC110kwpm by end-2028Frente a 80kwpm a finales de 2027
- Capacidad EMIB-T de Intel40-45kwpm in 2028Frente a alrededor de 5kwpm en 2026 y 15-20kwpm en 2027
- Demanda global de CoWoS2,509k wafers in 2027Frente a 1,394k wafers en 2026
- Consumo de HBM de IAUp to 44bn Gb in 2027Frente a hasta 29bn Gb en 2026
- Consumo de wafers de IAAt least US$55bn in 2027Frente a al menos US$27bn en 2026
Impacto e implicaciones
El informe considera que el empaquetado avanzado es el mecanismo clave por el que la demanda de cómputo de IA puede seguir creciendo más rápido que el capex total de CSP. TSMC, OSAT e Intel se posicionan como proveedores de capacidad, mientras los programas de GPU y ASIC determinan las asignaciones; las limitaciones o demoras de rampas de OSAT pueden redirigir demanda a TSMC y modificar las expectativas de volumen de productos individuales.
Riesgos
- La construcción de capacidad CoPoS de TSMC depende del éxito de la producción de prueba.
- Las rampas más lentas de capacidad de OSAT y menores rendimientos de empaquetado a nivel de panel pueden restringir la producción de CPU Venice.
- La capacidad de Intel para admitir chips EMIB más grandes depende de la ejecución de la cadena de suministro.
Aspectos que vigilar
- El progreso de la producción de prueba CoPoS de TSMC y las decisiones posteriores de construcción de capacidad.
- Si MediaTek consigue un segundo cliente de CSP de IA o laboratorio de IA mediante Nvidia NVLink Fusion, potencialmente en 4Q26.
- El ritmo de expansión de capacidad CoWoS de ASE/SPIL y Amkor.
- Las reservas CoWoS de ASIC de laboratorio de IA respaldadas por Broadcom.
- Los envíos de racks GB200/GB300 como indicador del consumo de GPU Blackwell.