Semiconductores—Memoria de alto ancho de banda y empaquetado avanzado: HBM evoluciona hacia pilas más altas, interfaces más amplias y una refrigeración más robusta, mientras que el empaquetado avanzado se convierte en una limitación central para HBM4 y productos posteriores

Visión general

Este es un informe tecnológico sectorial centrado en SK hynix y la tecnología avanzada de empaquetado HBM. Primero explica por qué HBM es adecuado para la IA generativa y los aceleradores; después compara la capacidad, el ancho de banda y los parámetros de empaquetado entre generaciones de HBM, antes de desglosar el proceso de fabricación de SK hynix, las hojas de ruta de MR-MUF y unión híbrida, y analizar los retos de gestión térmica, suministro de energía y fiabilidad bajo pilas más altas.

Perspectivas principales

El informe explica primero el origen del rendimiento de HBM a través de su arquitectura. HBM utiliza TSV para construir una pila 3D compuesta por un die base y hasta 16 dies de núcleo; una estructura 16Hi corresponde a 4 capas por rango y 4 rangos en total, con cada capa conteniendo 4 canales y 16 bancos. HBM y la GPU se instalan en un paquete 2.5D mediante un interposer de silicio y se comunican a través de 1024 I/O y 16 canales. Esta interfaz amplia y la interconexión de corta distancia respaldan el procesamiento paralelo de GPU o aceleradores y satisfacen los enormes requisitos de acceso a datos y parámetros de la IA generativa, al tiempo que reducen las cargas de energía y refrigeración de los centros de datos. El informe utiliza configuraciones de sistema GDDR6 y HBM3E para ilustrar las ventajas de HBM en espacio, capacidad y ancho de banda: 12 dispositivos GDDR6 proporcionan una capacidad combinada de 24GB y un ancho de banda de 768GB/s, mientras que 4 dispositivos HBM3E proporcionan una capacidad combinada de 144GB y un ancho de banda de 4TB/s. Por tanto, el informe considera que aumentar la adopción de HBM puede ahorrar espacio a nivel de placa, consumo energético y costes operativos, al tiempo que mejora la capacidad, el ancho de banda y la eficiencia energética. Los datos generacionales ilustran además la trayectoria de mejora de HBM. La tabla del informe enumera densidades de capacidad de 16Gb, 16Gb, 24Gb y 24Gb para HBM2E, HBM3, HBM3E y HBM4, respectivamente, con capacidades por paquete de 16GB, 24GB, 36GB y 36GB. El número total de I/O es 1024 para las tres primeras generaciones y aumenta a 2048 para HBM4. Las velocidades de I/O son 3.6Gbps, 5.6Gbps, 8Gbps y 8Gbps, respectivamente, mientras que los anchos de banda máximos son 460GB/s, 717GB/s, 1024GB/s y 2048GB/s. Las dimensiones del paquete se amplían de 10×11mm² para HBM2E y 11×11mm² para HBM3 y HBM3E a 12.4×11mm² para HBM4, lo que muestra que un mayor ancho de banda viene acompañado de aumentos en el número de interfaces, TSV, microbumps y área del paquete. El informe proporciona métricas adicionales de HBM4, incluido un ancho de banda superior a 2TB/s, una resistencia térmica mejorada en más de 14% frente a HBM3E, capacidad de hasta 48GB, una altura de 775μm, dimensiones de 12.8×11mm², 16148 microbumps base y más de 20K TSV. En términos de progreso de capacidad, 12Hi ya está en producción, mientras que 16Hi se encuentra en fase de calificación. El texto fuente también indica “40+% lower power efficiency” sin aclarar más la base estadística específica. Por ello, este elemento debe entenderse según la redacción original como una reducción de más de 40% en una métrica relacionada con la energía, en lugar de reformularse independientemente como otra métrica. En términos de procesos de empaquetado, el informe compara los enfoques TC+NCF y MR+MUF. TC+NCF utiliza unión por termocompresión y película no conductora, y es relativamente insensible a la deformación de dies delgados, pero la unión die por die resulta en menor productividad y mayor resistencia térmica. MR+MUF utiliza refluxión masiva y underfill moldeado, ofreciendo alta productividad y baja resistencia térmica, pero es más sensible a la deformación del die y al relleno de espacios estrechos. El proceso de SK hynix comienza con obleas base y de núcleo, pruebas de obleas, empaquetado a nivel de oblea y pruebas KGSD, seguido de singulación e inspección de seis caras para formar el HBM Cube, que luego entra en el ensamblaje y las pruebas SiP de OSAT antes de la entrega final al sistema del cliente fabless. El informe identifica la formación de TSV, la fabricación de microbumps, el adelgazamiento de obleas y el apilamiento de dies y underfill como tecnologías clave de empaquetado HBM. El grabado de TSV, la deposición de liner y barrera, y el relleno de cobre de alta relación de aspecto requieren control de las zonas de exclusión, la integridad del dieléctrico entre capas y la contaminación por cobre. La galvanoplastia de microbumps debe abordar uniformidad, rendimiento y fiabilidad mecánica y térmica. La unión temporal, desunión, adelgazamiento y revelado de TSV implican variación total de espesor, residuos de adhesivo, rendimiento de producción y pasivación posterior. El apilamiento y MUF enfrentan problemas relacionados con la manipulación de dies delgados, deformación, vacíos, adhesivos y fiabilidad de las uniones. La ventana de proceso se estrecha aún más al pasar de 12Hi a 16Hi. El informe muestra que la altura total del paquete aumenta de 720μm a 775μm, el espesor del die disminuye de un valor relativo de 1.0x a 0.9x, la altura del espacio entre capas se reduce a la mitad de 1.0x a 0.5x, y el paso de bump se estrecha de 1.0x a 0.9x. Por lo tanto, 16Hi no solo aumenta el número de capas, sino que también requiere un control más sólido de la deformación, interconexiones más finas y un relleno de espacios estrechos más fiable. El informe indica que SK hynix ha desarrollado con éxito un producto HBM3E 16Hi de 48GB/Cube mediante tecnología avanzada MR-MUF. Para pilas más altas, el informe considera la unión híbrida como una tecnología candidata de próxima generación. El proceso logra conexiones Cu-Cu mediante pick-and-place a temperatura ambiente, unión SiO₂-SiO₂ y recocido por encima de 200°C. Cuando la altura total del paquete está limitada, la unión híbrida puede preservar un mayor espesor para los dies de núcleo y utilizar pasos de interconexión más estrechos y mayor conductividad térmica para respaldar la capacidad, el rendimiento y la eficiencia térmica de pilas de 20Hi y más altas. El informe destaca que, a medida que aumenta el número de capas apiladas, la importancia de la unión híbrida para mejorar la vía térmica se vuelve más pronunciada. Con respecto a la gestión térmica, el informe enumera los enfoques tecnológicos de distintas empresas. La solución iHBM de SK hynix incorpora componentes de refrigeración altamente conductores térmicamente y aislantes eléctricamente en las regiones de puntos calientes D2D PHY de HBM, creando vías dedicadas de disipación de calor. La tabla enumera efectos que incluyen una reducción de la resistencia térmica superior a 30%, una reducción de temperatura de aproximadamente 30%, una mejora de 16% en la impedancia térmica y una mejora de eficiencia energética superior a 20%. La solución de Samsung Electronics combina refrigeración HPB con unión híbrida de cobre, desplazando la DRAM al lateral del procesador y colocando un componente de disipación de calor de cobre directamente sobre el núcleo del procesador para reducir la resistencia térmica. Micron Technology busca equilibrar refrigeración y rendimiento mediante mejoras del diseño de circuitos internos y un die base mejorado. Para HBM4 y productos posteriores, el informe identifica el ancho de banda y el consumo energético como los dos principales retos del sistema. Las vías hacia un mayor ancho de banda incluyen expandir los I/O de datos, aumentar la velocidad por I/O, duplicar el número de TSV y optimizar el die base mediante integración de procesos lógicos. En cuanto al consumo energético y la red de suministro de energía, la optimización del proceso de fundición lógica puede mejorar significativamente la eficiencia energética, mientras que distribuir los TSV de potencia de forma más amplia por toda la pila puede mejorar significativamente la red de suministro de energía. Al mismo tiempo, un mayor ancho de banda y potencia también incrementan la presión sobre la gestión térmica y el uso de área de TSV, lo que requiere una optimización conjunta de rendimiento, consumo energético, área y fiabilidad. Por último, el informe considera que los cambios en la secuencia de ensamblaje de HBM dentro del empaquetado avanzado de IA son una fuente de riesgo a nivel de sistema. En los sistemas tradicionales, la memoria generalmente se ensambla durante etapas posteriores de integración. El empaquetado avanzado de IA, en cambio, integra HBM en una etapa anterior, provocando que soporte continuamente el estrés del interposer y la estructura del paquete durante procesos posteriores y creando importantes desafíos de fiabilidad. Por ello, el informe amplía la dirección futura desde las conexiones entre paquetes a nivel de placa hacia la interconexión de dies 2.5D sobre interposers de silicio y más adelante hacia el apilamiento de dies 3D. El empaquetado avanzado ya no es meramente un soporte para HBM, sino un componente central que determina su ancho de banda, refrigeración, suministro de energía y fiabilidad.

Marco de análisis

El informe sigue una secuencia analítica desde la demanda hasta la arquitectura, desde las generaciones de productos hasta los procesos de fabricación y, después, desde dispositivos individuales hasta el empaquetado de sistemas. Primero utiliza la IA generativa y la computación paralela con GPU para explicar la demanda de alto ancho de banda, alta capacidad y alta eficiencia energética; luego cuantifica la evolución del rendimiento mediante comparaciones entre GDDR6 y HBM y entre HBM2E y HBM4. Posteriormente, desglosa el proceso de empaquetado de SK hynix y las soluciones TC+NCF, MR+MUF y de unión híbrida, utilizando la resistencia térmica, la deformación, el paso de interconexión, el número de TSV y la red de suministro de energía para analizar las restricciones de ingeniería que enfrentan las pilas más altas.

Notas metodológicas

• Marco de análisis de industria/sectorTransmisión de la cadena industrial aguas arriba-media-abajo

  Análisis del proceso de fabricación e integración de sistemas HBM

  El informe analiza progresivamente la fabricación de obleas, las pruebas, el procesamiento de bumps y TSV, KGSD, el apilamiento de dies, la formación de HBM Cube, el ensamblaje y las pruebas SiP de OSAT, y los sistemas de clientes fabless, explicando cómo los problemas de proceso front-end se transmiten al rendimiento del empaquetado, el desempeño térmico y la fiabilidad del sistema.

• Marco de competencia y estrategiaCiclo de vida del producto

  Hoja de ruta generacional de HBM

  El informe compara la capacidad, el número de I/O, la velocidad, el ancho de banda y las dimensiones de HBM2E, HBM3, HBM3E y HBM4, utilizando cambios generacionales de productos para identificar los nuevos requisitos impuestos a las tecnologías de empaquetado e interconexión en la siguiente etapa.

• Marco de análisis de industria/sectorAnálisis del efecto de sustitución

  Comparación de configuración HBM y GDDR6

  Al comparar el número de dispositivos, la capacidad total y el ancho de banda total al mismo nivel de sistema, el informe ilustra las ventajas estructurales de HBM frente a GDDR6 en utilización de espacio, capacidad y ancho de banda.

• Marco de análisis de industria/sectorOtro

  Análisis de restricciones de procesos de empaquetado y termomecánicas

  El informe compara la productividad, resistencia térmica, sensibilidad a la deformación y capacidades de relleno de huecos de distintos procesos de unión y underfill, y evalúa la fabricabilidad de 16Hi y pilas más altas basándose en la altura de la pila, el espesor del die, el paso de bump y el área de TSV.

Correspondencia y comparación de activos

Correspondencia estructurada entre la tesis y activos concretos (fortalezas, debilidades, pares y riesgos).

• SK hynix

  El objeto del informe y proveedor de tecnología avanzada de empaquetado HBM, que presenta MR-MUF, HBM3E 16Hi y la solución de refrigeración iHBM.

  Fortalezas

  MR-MUF ofrece productividad relativamente alta y baja resistencia térmica. El informe indica que se ha desarrollado con éxito un producto HBM3E 16Hi de 48GB/Cube, mientras que la solución iHBM proporciona mejoras cuantificadas en resistencia térmica, temperatura y eficiencia energética.

  Debilidades

  MR-MUF es sensible a la deformación del die y al relleno de espacios estrechos, mientras que las pilas más altas también deben abordar la manipulación de dies delgados, vacíos y fiabilidad de las uniones.

  Comparación

  Entre las soluciones de gestión térmica de tres empresas enumeradas en el informe, SK hynix utiliza componentes de refrigeración integrados, altamente conductores térmicamente y aislantes eléctricamente, y proporciona resultados cuantificados que incluyen una reducción de resistencia térmica superior a 30%.

  Riesgos

  16Hi y productos posteriores enfrentan retos relacionados con deformación, relleno de microespacios, gestión térmica, área de TSV, redes de suministro de energía y estrés del paquete del sistema.

• Samsung Electronics

  Un objetivo de comparación para la tecnología de gestión térmica HBM enumerada en el informe.

  Fortalezas

  Utiliza refrigeración HPB y unión híbrida de cobre, reduciendo la resistencia térmica al desplazar la DRAM al lateral del procesador y colocar un componente de disipación de calor de cobre sobre el núcleo del procesador.

  Comparación

  A diferencia de la vía interna localizada de disipación de calor HBM de SK hynix, esta solución se centra en ajustar la estructura de la pila de dies y utilizar un componente de disipación de calor de cobre sobre el procesador.

• Micron Technology

  Un objetivo de comparación para la tecnología de gestión térmica HBM enumerada en el informe.

  Fortalezas

  Mejora el rendimiento al tiempo que mejora la disipación de calor mediante mejoras en el diseño de circuitos internos y optimización del die base.

  Comparación

  En comparación con los componentes de refrigeración integrados de SK hynix y la solución estructural y de refrigeración por cobre de Samsung Electronics, este enfoque se concentra más en la optimización de circuitos y del die base.

Datos clave

• Configuración del sistema GDDR6GDDR6 ×12; capacidad total 24GB; ancho de banda total 768GB/sUtilizada para comparar con la configuración HBM3E
• Configuración del sistema HBM3EHBM3E ×4; capacidad total 144GB; ancho de banda total 4TB/sEl informe utiliza esto para ilustrar las ventajas de HBM en espacio, capacidad y ancho de banda
• Ancho de banda máximo de HBM2E460GB/s1024 I/O, velocidad de I/O de 3.6Gbps, dimensiones de paquete de 10×11mm²
• Ancho de banda máximo de HBM3717GB/s1024 I/O, velocidad de I/O de 5.6Gbps, dimensiones de paquete de 11×11mm²
• Ancho de banda máximo de HBM3E1024GB/s1024 I/O, velocidad de I/O de 8Gbps, dimensiones de paquete de 11×11mm²
• Ancho de banda máximo de HBM42048GB/s2048 I/O, velocidad de I/O de 8Gbps, dimensiones de paquete de 12.4×11mm²
• Rendimiento adicional de HBM4Ancho de banda >2TB/s; resistencia térmica mejorada en más de 14% frente a HBM3EEl informe enumera por separado una reducción de más de 40% en una métrica relacionada con la energía; la redacción original es “40+% lower power efficiency”
• Parámetros de empaquetado HBM4Hasta 48GB; 775μm; 12.8×11mm²; 16148 microbumps base; >20K TSV12Hi está en producción, mientras que 16Hi se encuentra en fase de calificación
• Altura total del paquete de 12Hi a 16Hi720μm → 775μmLa pila más alta genera mayores requisitos de altura y control más estricto de la deformación
• Espacio entre capas de 12Hi a 16Hi1.0x → 0.5xEl espacio se reduce a la mitad, aumentando la dificultad del relleno de espacios estrechos
• Espesor del die y paso de bump de 12Hi a 16HiEspesor del die 1.0x → 0.9x; paso de bump 1.0x → 0.9xAumentan los desafíos de manipulación de dies delgados, deformación e interconexión fina
• Efectos de refrigeración iHBM de SK hynixResistencia térmica reducida en >30%; temperatura reducida aproximadamente 30%; impedancia térmica mejorada en 16%; eficiencia energética mejorada en >20%Se logra incorporando componentes de refrigeración altamente conductores térmicamente y aislantes eléctricamente en regiones de puntos calientes D2D PHY

Impacto e implicaciones

El informe considera que la demanda de capacidad, ancho de banda y eficiencia energética impulsada por la IA generativa hará que HBM continúe evolucionando hacia más capas apiladas, I/O más amplios y dies base más complejos. En consecuencia, el foco de la competencia no se limita al rendimiento de los dies de memoria, sino que también incluye capacidades de MR-MUF o unión híbrida, refrigeración de puntos calientes, diseño de TSV de potencia, control de deformación y fiabilidad cuando HBM y el interposer soportan conjuntamente el estrés del sistema.

Riesgos

• La unión die por die de TC+NCF resulta en menor productividad y mayor resistencia térmica.
• MR+MUF es sensible a la deformación del die y al relleno de espacios estrechos.
• La formación de TSV implica problemas relacionados con zonas de exclusión, integridad del dieléctrico entre capas y contaminación por cobre.
• La galvanoplastia de microbumps requiere controlar la uniformidad del proceso, el rendimiento y la fiabilidad mecánica y térmica.
• El adelgazamiento de obleas implica riesgos relacionados con variación total de espesor, residuos de adhesivo, rendimiento de producción y pasivación posterior.
• El apilamiento de dies y MUF implican problemas relacionados con la manipulación de dies delgados, deformación, vacíos, adhesivos y fiabilidad de las uniones.
• El aumento del ancho de banda y la potencia de HBM incrementará simultáneamente la presión de gestión térmica y el uso de área de TSV.
• HBM se ensambla en una etapa más temprana del empaquetado avanzado de IA, y el estrés de los procesos posteriores creará importantes desafíos de fiabilidad del sistema.

Aspectos que vigilar

• Supervisar la progresión de HBM3E 16Hi desde la fase de calificación hacia la producción posterior.
• Supervisar si la unión híbrida puede respaldar pilas de 20Hi y más altas, interconexiones de paso estrecho y mayor eficiencia térmica.
• Supervisar el progreso en el aumento del ancho de banda de HBM4 y productos posteriores mediante la expansión de I/O de datos, el aumento de la velocidad de I/O y el incremento del número de TSV.
• Supervisar los efectos de los dies base lógicos y los TSV de potencia ampliamente distribuidos sobre la eficiencia energética y las redes de suministro de energía.
• Supervisar el control térmico y de fiabilidad a medida que el empaquetado avanzado evoluciona desde la interconexión 2.5D con interposer de silicio hacia el apilamiento de dies 3D.