研报解读
报告认为,Huawei通过7nm级DUV工艺上的LogicFolding,实现了与3nm级移动芯片相关的多核性能。Bernstein预计,先进逻辑和封装需求增长将利好SMIC、NAURA和Piotech。
摘要
Bernstein认为,Huawei的Kirin 9050 Pro是中国半导体供应链的重大LogicFolding突破
报告认为,Huawei通过7nm级DUV工艺上的LogicFolding,实现了与3nm级移动芯片相关的多核性能。Bernstein预计,先进逻辑和封装需求增长将利好SMIC、NAURA和Piotech。
- Kirin 9050 Pro是Huawei首款商业出货的LogicFolding芯片,于2026年9月7日在Mate XT2中推出。
- Bernstein称,该芯片的多核性能超过Apple A17 Pro,但单核性能仍处于较早期N4/N5级芯片附近。
- Geekbench 7单核和多核成绩分别较Kirin 9030 Pro提升14%和20%。
- 报告将LogicFolding描述为通过堆叠芯片和缩短通信路径来降低功耗的方式。
- SMIC、NAURA和Piotech被列为主要供应链受益者,且均获Outperform评级。
研报解读
概览
Bernstein研究Huawei Kirin 9050 Pro——其LogicFolding架构的首个商业化实现——并认为该技术在7nm级DUV制造条件下显著改善了性能和能效。报告将此次发布视为中国先进逻辑和封装生态中被低估的进展。
核心观点
Huawei于2026年9月7日发布第二代三折叠屏Mate XT2,搭载Kirin 9050 Pro;Bernstein将其称为首款商业出货的LogicFolding芯片。报告的核心结论是,LogicFolding使一款采用7nm级DUV制造的芯片实现了与3nm级移动处理器相关的整体性能。Bernstein认为,这将Huawei与Apple之间的性能差距从上一代约四年缩小至约三年,尽管Kirin 9050 Pro的性能仍比同期Apple A20 Pro低约30%。 报告将这一进步归因于双芯片堆叠及缩短关键晶体管通信路径。这会产生时序余量,可用于在相同工作负载下降低电压,或提高时钟频率以提升性能。Huawei路线图显示,晶体管密度从155 MTr/mm²升至238 MTr/mm²,增加55%。Kirin 9050 Pro采用带SMT的九核1+2+4+2 CPU设计,P-core峰值频率由2.75 GHz升至3.1 GHz,配备Maleoon 955 GPU,并搭载能够运行300亿参数端侧混合专家模型的NPU。 Bernstein使用第三方Geekerwan测试和标准化Geekbench比较评估该芯片。Geekbench 7成绩为单核1,813分、多核8,159分,而Kirin 9030 Pro为1,596分和6,802分,分别提升14%和20%。报告称,多核性能超过Qualcomm Snapdragon 8 Gen 3,并与MediaTek Dimensity 9400相当;其推算的Geekbench 6多核成绩超过Apple A17 Pro。不过,报告明确承认,单核性能仍受晶体管层面工艺限制:约2,000分的Geekbench 6单核成绩与Snapdragon 8 Gen 2、Dimensity 9200及Apple A14相近。 报告强调,硬件与软件协同优化使实际用户体验优于综合跑分所反映的水平。在三折叠设备游戏测试中,Mate XT2整体上与采用Snapdragon 8 Elite的Samsung Galaxy Z TriFold相当。在Genshin Impact中,Huawei实现59.4 FPS,而Samsung为59.8 FPS,但Huawei渲染分辨率为1920x1346,Samsung为1518x966;Huawei的1%低帧为52.7 FPS,Samsung为46.9 FPS。在Ananta中,Huawei为39.4 FPS,Samsung为38.9 FPS;在Wuthering Waves中,Huawei为38.2 FPS,Samsung为37.7 FPS。报告指出,Mate XT2在部分测试中功耗更高,且相较Mate XTs的性能提升是HarmonyOS 7、新GPU与LogicFolding共同作用的结果,无法分离各自贡献。 在相同工作负载下,Bernstein引用的Huawei实验室结果显示,相对Kirin 9030 Pro,NPU、GPU和P-core功耗分别下降66%、58%和41%;在相同2.75 GHz时钟下,Geekbench 6 CPU功耗降低23%。报告解释称,GPU和NPU等并行工作负载的受益更大,因为更多晶体管可形成更多在较低电压和频率下运行的处理引擎。在turbo设置下,NPU吞吐量提升141%,GPU帧率提升42%,P-core性能提升18%,但功耗密度可能高于平面版前代产品。DSP被视为警示案例:功耗下降25%,但面积缩小40%,使功耗密度提升24%。 在供应链层面,Bernstein认为SMIC使用其7nm DUV工艺制造LogicFolding芯片,并将在采用量增长时成为主要晶圆代工受益者。报告称,相较平面版Kirin 9030 Pro,每颗Kirin 9050 Pro的逻辑晶圆消耗量翻倍。NAURA向SMIC的7nm工艺供应刻蚀和沉积设备,而Piotech被描述为中国晶圆对晶圆键合工具的领导者。Bernstein预计,随着生态逐渐成熟,目前由单一公司专有的技术将逐步被其他本土无晶圆厂公司采用,从而支持先进逻辑和封装需求。
分析框架
Bernstein结合Huawei披露和实验室数据,以及第三方Geekerwan测试,在标准化CPU、GPU、NPU和游戏测试条件下,将Kirin 9050 Pro与其前代及竞争性移动SoC进行比较。随后,报告将芯片堆叠和低电压运行的技术机制与晶圆代工产能、半导体设备及先进封装工具的潜在需求联系起来。
方法论与常识提炼
先进逻辑和先进封装供应链传导
报告将Huawei采用LogicFolding与SMIC晶圆需求增加,以及NAURA和Piotech的设备及键合工具需求相联系。
跨平台跑分及真实设备性能测试
Bernstein比较标准化Geekbench、SPEC CPU、Steel Nomad Light、INT8吞吐量和游戏结果,同时指出综合跑分无法反映所有软件、散热和系统层面的影响。
标的映射与对比
研报将主题/逻辑映射到具体标的时的结构化摘要(优势、劣势、对比与风险)。
- SMIC (981.HK; 688981.CH)Bernstein认为其使用7nm DUV工艺制造LogicFolding芯片,预计将成为主要受益方。
- 优势
- 报告称,每颗Kirin 9050 Pro的逻辑晶圆消耗量较平面版Kirin 9030 Pro翻倍。
- 风险
- 技术采用取决于制造成本和可用产能。
- NAURA (002371.CH)预计将受益于向SMIC的7nm工艺供应刻蚀和沉积设备。
- 优势
- 报告将NAURA认定为相关工艺的主要设备供应商。
- 风险
- 需求取决于先进逻辑芯片生产和采用的持续性。
- Piotech (688072.CH)预计将受益于LogicFolding更广泛采用及相关先进封装需求。
- 优势
- 被描述为国内晶圆对晶圆键合工具的领导者。
- 风险
- 需求取决于专有LogicFolding生态的更广泛应用。
关键数据
- Mate XT2发布September 7, 2026Huawei在第二代三折叠智能手机中发布Kirin 9050 Pro。
- Mate XT2起售价RMB19,999该设备计划于2026年9月12日开始正式销售。
- Mate XT2整体性能声明42% above Mate XTsHuawei将该提升归因于升级后的芯片和HarmonyOS 7优化。
- Geekbench 7成绩1,813 single-core / 8,159 multicoreKirin 9030 Pro为1,596 / 6,802,分别提升14%和20%。
- GPU性能1,378 versus 993Steel Nomad Light成绩,较Kirin 9030 Pro提升39%。
- NPU吞吐量67.7 TFLOPS versus 27 TFLOPSINT8吞吐量,较Kirin 9030 Pro提升150%。
- 等性能功耗降幅66% NPU, 58% GPU, 41% P-coreHuawei实验室与Kirin 9030 Pro的比较。
- 晶体管密度238 MTr/mm² versus 155 MTr/mm²Huawei路线图显示,归因于堆叠的增幅为55%。
影响与含义
Bernstein认为,LogicFolding表明中国无需突破7nm级DUV制造也能改善先进芯片性能。报告预计,随着生态进一步采用,该技术将提高对SMIC晶圆代工产能、NAURA工艺设备和Piotech晶圆对晶圆键合工具的需求。
风险
- 制造成本和可用制造产能仍是LogicFolding广泛采用的不确定因素。
- 第一代折叠DSP的功耗下降幅度小于面积缩小幅度,使功耗密度较平面版前代产品上升24%。