レポート解説

概要

Bernsteinは、LogicFoldingアーキテクチャを初めて商用実装したHuaweiのKirin 9050 Proを検証し、この技術が7nm級DUV製造にもかかわらず性能と効率を大幅に改善すると論じる。レポートはこの投入を、中国の先端ロジックおよびパッケージングのエコシステムにおける過小評価された進展と位置付けている。

主要見解

Huaweiは2026年9月7日に、第2世代の三つ折りMate XT2を発表し、Kirin 9050 Proを搭載した。Bernsteinはこれを、初めて商用出荷されたLogicFoldingチップと説明する。中核的な結論は、LogicFoldingにより7nm級DUV製造チップが3nm級モバイルプロセッサーに関連する総合性能を実現したというものだ。Bernsteinは、これによりHuaweiとAppleの性能差が前世代の約4年から約3年に縮小したとみるが、Kirin 9050 Proは同時期のApple A20 Proに対してなお性能が約30%低い。 レポートは、この進展を2枚のダイの積層と、重要なトランジスタ通信経路の短縮に帰している。これによりタイミング余裕が生じ、同じワークロードでは電圧を下げることができ、あるいはクロックを引き上げて性能を高められる。Huaweiのロードマップでは、トランジスタ密度は155 MTr/mm²から238 MTr/mm²へ55%上昇する。Kirin 9050 ProはSMTを備える9コアの1+2+4+2 CPU設計を採用し、P-coreのピーク周波数を2.75 GHzから3.1 GHzに引き上げ、Maleoon 955 GPUと、300億パラメータのオンデバイス混合専門家モデルを実行できるNPUを搭載する。 Bernsteinは、第三者であるGeekerwanのテストと標準化されたGeekbench比較を用いてチップを評価している。Geekbench 7の結果はシングルコア1,813、マルチコア8,159で、Kirin 9030 Proの1,596と6,802に対し、それぞれ14%と20%の上昇であった。レポートによれば、マルチコア性能はQualcomm Snapdragon 8 Gen 3を上回り、MediaTek Dimensity 9400と同等であり、推計したGeekbench 6マルチコア結果はApple A17 Proを上回る。ただし、シングルコア性能は依然としてトランジスタ水準のプロセス制約を受けることを明確に認めている。約2,000のGeekbench 6シングルコアスコアは、Snapdragon 8 Gen 2、Dimensity 9200、Apple A14に近い。 レポートは、ハードウェアとソフトウェアの共同最適化が、合成ベンチマークを超える実使用体験を生むと強調する。三つ折り端末でのゲームテストでは、Mate XT2はSnapdragon 8 Elite搭載のSamsung Galaxy Z TriFoldと概ね同等だった。Genshin Impactでは、HuaweiはSamsungの59.8 FPSに対して59.4 FPSを達成した一方、Huaweiのレンダリング解像度は1920x1346、Samsungは1518x966だった。Huaweiの1%低フレームは52.7 FPSで、Samsungの46.9 FPSを上回った。AnantaではHuaweiが39.4 FPS、Samsungが38.9 FPS、Wuthering WavesではHuaweiが38.2 FPS、Samsungが37.7 FPSだった。レポートは、Mate XT2が一部テストでより多くの電力を使ったこと、またMate XTs比の性能向上はHarmonyOS 7、新GPU、LogicFoldingの複合効果であり、それぞれの寄与を切り分けられないことを指摘する。 同一ワークロードでは、Bernsteinが引用するHuaweiのラボ結果で、Kirin 9030 Pro比の消費電力低下はNPUで66%、GPUで58%、P-coreで41%となった。同じ2.75 GHzクロック時のGeekbench 6 CPU消費電力は23%低下した。レポートは、GPUやNPUのような並列ワークロードでは、追加トランジスタでより多くの処理エンジンを低電圧・低周波数で動かせるため、恩恵がより大きいと説明する。turbo設定では、NPUスループットは141%、GPUフレームレートは42%、P-core性能は18%上昇するが、電力密度は平面型前世代を上回りうる。DSPは警戒例とされ、電力は25%低下した一方、面積が40%縮小したため、電力密度は24%上昇した。 サプライチェーンについてBernsteinは、SMICが7nm DUVプロセスでLogicFoldingチップを製造しているとみており、採用拡大に伴う主要なファウンドリー受益者になると考える。レポートによると、Kirin 9050 Pro 1個当たりのロジックウエハ消費量は、平面型Kirin 9030 Pro比で2倍になる。NAURAはSMICの7nmプロセスにエッチングおよび成膜装置を供給し、Piotechは先端パッケージング向けウエハ・ツー・ウエハ接合工具における中国のリーダーと説明される。Bernsteinは、現在は1社の専有技術であるこの技術が、エコシステムの成熟に伴って他の国内ファブレス企業にも段階的に採用され、先端ロジックとパッケージング需要を支えると予想している。

分析フレームワーク

Bernsteinは、Huaweiの開示とラボデータに第三者Geekerwanのテストを組み合わせ、標準化されたCPU、GPU、NPU、ゲームテストの条件でKirin 9050 Proを前世代および競合モバイルSoCと比較する。その後、ダイ積層と低電圧動作という技術的メカニズムを、ファウンドリー能力、半導体装置、先端パッケージング工具への潜在需要に結び付けている。

手法メモ

• 業界・産業分析フレームワーク産業チェーンの上流・中流・下流波及

  先端ロジックおよび先端パッケージングのサプライチェーン伝達

  レポートは、HuaweiによるLogicFolding採用を、SMICでのウエハ需要増加、ならびにNAURAとPiotechの装置および接合工具への需要と結び付けている。

• その他その他

  クロスプラットフォームのベンチマークおよび実機性能テスト

  Bernsteinは標準化されたGeekbench、SPEC CPU、Steel Nomad Light、INT8スループット、ゲーム結果を比較しつつ、合成テストはすべてのソフトウェア、熱、システム水準の影響を捉えないと指摘している。

資産マッピングと比較

投資テーゼから固有資産への構造化マッピング（強み、弱み、同業、リスク）。

• SMIC (981.HK; 688981.CH)

  Bernsteinが7nm DUVプロセスでLogicFoldingチップを製造しているとみるファウンドリーであり、主要受益者になる見込み。

  強み

  レポートによると、Kirin 9050 Pro 1個当たりのロジックウエハ消費量は、平面型Kirin 9030 Pro比で2倍となる。

  リスク

  技術採用は製造コストと利用可能な生産能力に依存する。

• NAURA (002371.CH)

  SMICの7nmプロセス向けエッチングおよび成膜装置の供給を通じた受益が見込まれる。

  強み

  レポートはNAURAを関連プロセスの主要装置ベンダーと位置付ける。

  リスク

  需要は先端ロジック生産と採用の継続に依存する。

• Piotech (688072.CH)

  LogicFoldingのより広範な採用と関連する先端パッケージングからの受益が見込まれる。

  強み

  国内のウエハ・ツー・ウエハ接合工具リーダーと説明されている。

  リスク

  需要は専有LogicFoldingエコシステムのより広範な利用に依存する。

主要データ

• Mate XT2の発表September 7, 2026Huaweiは第2世代三つ折りスマートフォンでKirin 9050 Proを発表した。
• Mate XT2の開始価格RMB19,999一般販売は2026年9月12日に開始予定だった。
• Mate XT2の総合性能に関する主張42% above Mate XTsHuaweiは、この改善をアップグレードしたチップとHarmonyOS 7の最適化に帰している。
• Geekbench 7スコア1,813 single-core / 8,159 multicoreKirin 9030 Proの1,596 / 6,802に対し、14%および20%の上昇。
• GPU性能1,378 versus 993Steel Nomad Lightスコアで、Kirin 9030 Pro比39%上昇。
• NPUスループット67.7 TFLOPS versus 27 TFLOPSINT8スループットで、Kirin 9030 Pro比150%上昇。
• 同等性能時の消費電力低下66% NPU, 58% GPU, 41% P-coreHuaweiのラボによるKirin 9030 Proとの比較。
• トランジスタ密度238 MTr/mm² versus 155 MTr/mm²Huaweiのロードマップは、積層に起因する55%の上昇を示す。

影響と示唆

Bernsteinは、LogicFoldingが中国にとって、7nm級DUV製造を超えずに先端チップ性能を改善できることの証左だとみる。レポートは、より広範なエコシステム採用により、SMICのファウンドリー能力、NAURAのプロセス装置、Piotechのウエハ・ツー・ウエハ接合工具に対する需要が増えると予想している。

リスク

• 製造コストと利用可能な製造能力は、LogicFoldingの広範な採用にとってなお不確実性である。
• 第1世代の折り畳みDSPは、面積縮小より消費電力低下が小さく、平面型前世代比で電力密度が24%上昇した。