Interpretação de relatórios

Visão geral

A Bernstein apresenta a Montage como uma importante beneficiária chinesa da IA agêntica. Sua tese é que cargas de trabalho agênticas elevam a demanda por CPU, largura de banda DDR e capacidade de memória, acelerando a adoção de chips de interface MRDIMM de maior valor e abrindo uma oportunidade adicional de CXL para reutilização de DDR4.

Visões principais

A tese central da Bernstein é que a IA agêntica amplia a demanda de infraestrutura para além da computação apenas centrada em aceleradores. Em sistemas voltados a treinamento, GPUs realizam a maior parte da computação paralela; já fluxos de trabalho agênticos exigem que CPUs orquestrem muitas tarefas pequenas, gerenciem memória de trabalho, recuperem dados e coordenem ferramentas externas. O relatório estima que o processamento no lado da CPU pode representar 50–90% do tempo de conclusão de tarefas, e que a relação CPU-GPU pode chegar a aproximadamente 1:1–2, ante 1:12–16 em sistemas anteriores focados em treinamento. A provisão adicional de CPU é considerada econômica: núcleos de CPU custam aproximadamente 100–1,600 vezes menos que computação GPU equivalente, e aumentar a alocação de CPU eleva o custo total do cluster em apenas aproximadamente 1.5%, podendo melhorar o tempo até o primeiro token em 1.36–5.40 vezes. O relatório modela o TAM de chips de interface de memória como embarques de CPU de servidores multiplicados por DIMMs por CPU e pelo valor médio de chips de interface por DIMM. Projeta TAM global de chipsets para módulos DDR de aproximadamente USD 20bn em 2030, CAGR de 65% entre 2025–30, contra aproximadamente 24% para embarques de CPU de servidores. Os embarques de CPU de servidores, excluindo CPUs proprietárias da NVIDIA, devem passar de aproximadamente 30.6m unidades em 2025 para 89.3m em 2030. Arquiteturas com maior número de canais e maior ocupação dos slots DIMM reforçam o crescimento: CPUs de 12 canais subiriam de 24% em 2025 para 45% em 2030, e CPUs de 16 canais de quase zero para 30%. A ocupação de slots DIMM é estimada em aproximadamente 70–80% em servidores de IA, contra aproximadamente 50% em servidores de uso geral. MRDIMM é o maior impulsionador de valor por conteúdo. Ao usar um MRCD e dez MDBs para agregar dois fluxos de dados em nível de rank, o MRDIMM aproximadamente dobra a largura de banda da interface host enquanto mantém DDR5 DRAM, canal de 64 bits e o ecossistema DIMM estabelecido. A Bernstein estima que o valor de chips de interface aumente de aproximadamente USD 6–7 por DDR5 RDIMM para USD 50–70 por MRDIMM, superando USD 70 em uma comparação mais ampla de chipset. Chips relacionados a MRDIMM devem representar aproximadamente 73% do TAM total de interfaces de memória em 2030. A penetração total de sockets MRDIMM deve aumentar aproximadamente dez vezes, de 2–3% em 2026 para mais de 25% em 2030, liderada por CPUs de nós host e ampliada seletivamente para CPUs sandbox e de uso geral em cargas limitadas por memória. O relatório distingue as cargas em que MRDIMM tem mais valor. CPUs de nós host são vistas como a oportunidade estruturalmente mais sensível à largura de banda DDR, pois memória insuficiente pode deixar aceleradores caros esperando dados ou coordenação. Recomendação, embeddings, recuperação/RAG, preparação de dados, inferência em CPU e movimentação de memória também podem ser limitadas por memória. MRDIMM não é apresentado como solução universal: adiciona latência intrínseca em baixa carga, consumo de energia, densidade térmica e exigências de espaço físico. Sua vantagem é maior próximo à saturação, quando maior largura de banda de serviço reduz a espera em fila e melhora throughput e latência de cauda. Em comparação com SOCAMM2, SOCAMM2 prioriza largura de banda por watt e compactação, enquanto MRDIMM prioriza largura de banda absoluta e capacidade. Uma configuração MRDIMM Gen2 de 16 canais entrega aproximadamente 1,638 GB/s e mais de 16TB por CPU, ante aproximadamente 1,229 GB/s e 0.75TB para oito módulos SOCAMM2 na NVIDIA Vera. A estrutura competitiva sustenta a tese sobre a empresa. Montage, Renesas e Rambus detinham aproximadamente 37%, 36% e 20% do mercado global de interface de memória de núcleo em 2024, ou aproximadamente 92% em conjunto. A Bernstein atribui o oligopólio à participação na JEDEC, às exigências de projeto avançado, às relações de ecossistema e a ciclos de qualificação de 18–24 meses envolvendo fundições, fornecedores de CPU, fabricantes de DRAM, fabricantes de módulos, OEMs e clientes de nuvem. Montage e Renesas têm vantagem de pioneirismo em MRDIMM, embora a Renesas pareça ligeiramente à frente em Gen 3. A Bernstein considera que qualificação de clientes, suporte do ecossistema e execução de fabricação terão mais peso para participação de mercado do que uma vantagem de desenvolvimento de alguns trimestres. CXL é o segundo motor de crescimento. A Bernstein vê a reutilização de DDR4 por controladores expansores de memória CXL como uma possível primeira aplicação CXL em grande escala, pois servidores aposentados podem liberar DDR4 antes do fim de sua vida útil. A Meta citou ciclos de aposentadoria de servidores de 5–7 anos, frente a vida útil de DRAM de 10–14 anos. O relatório estima TAM global de MXC de aproximadamente USD 8.2bn em 2030 pela reutilização de DDR4 e USD 9.9bn para todos os casos de uso de chips CXL. Seu modelo bottom-up pressupõe que a reutilização de DDR4 habilitada por CXL atende 50% do déficit de capacidade DDR de servidores em 2028–30. Estima déficits globais de DDR de servidores de aproximadamente 5.5bn GB em 2027E e 11bn GB em 2028E, com CAGR de 47.3% para a demanda de DDR de servidores durante 2025–28E. A lógica econômica da CXL é usar DDR4 antiga como camada de memória morna, não como substituta da DDR5 local. A Bernstein estima que uma configuração de reutilização CXL DDR4 pode custar 58–73% menos que DDR5 nativa de igual capacidade. Para 128GB, estima custo total de USD 920, incluindo DDR4 reutilizada, MXC e custos de placa add-in, versus USD 3,500 para DDR5 nativa, uma economia de USD 2,580 ou 74%. Porém, DRAM conectada por CXL tem aproximadamente 150–300ns de latência, contra aproximadamente 80–120ns para DDR local, e enfrenta restrições de links PCIe, DDR downstream e filas. Assim, os melhores usos requerem grande capacidade e conjunto de trabalho ativo limitado: memória de sandbox ou VM de agentes, cache KV inativo ou reutilizável, bases RAG/vetoriais em camadas e tabelas de recomendação ou embeddings de cauda longa. A Bernstein estima aproximadamente 10% de potencial de alta de receita para a Montage se ela capturar 50% da demanda CXL da China e 10% fora da China. Para a Montage, a Bernstein reitera Outperform e estabelece alvos de CNY 400 para ações A e HKD 520 para ações H. Emprega um arcabouço de avaliação 2BF P/E ligado à inflexão esperada de lucros do ciclo de produtos de 2027–2028, incluindo chips de interface MRDIMM e silício CXL. O relatório atribui o prêmio das ações H à preferência de investidores globais por uma exposição escassa à IA chinesa sem os riscos geopolíticos diretos enfrentados por alguns pares.

Estrutura de análise

A Bernstein constrói um modelo bottom-up de TAM com base em embarques de CPU de servidores, DIMMs por CPU e valor de chips de interface por módulo. Em seguida, testa os vetores por meio de roteiros de plataformas de CPU, requisitos de largura de banda por carga de trabalho, hipóteses de adoção de MRDIMM, barreiras competitivas de qualificação e a economia da reutilização CXL DDR4, incluindo trade-offs de capacidade, custo, latência e largura de banda.

Notas metodológicas

• Marco de análise setorialMarco de oferta e demanda

  Dimensionamento bottom-up do TAM de chips de interface de memória e CXL

  O relatório multiplica volumes de CPU, intensidade de DIMM e valor de chipset para estimar o TAM de interfaces de memória, e usa o déficit projetado entre oferta e demanda de memória de servidores para estimar a demanda por controladores CXL.

• Marco de análise setorialTransmissão entre elos da cadeia de valor

  Transmissão da infraestrutura de IA agêntica

  A análise liga cargas de trabalho agênticas a maior uso de CPU, largura de banda DDR e necessidade de capacidade de memória, e então à demanda por DIMMs e chips de interface.

• Marco de estratégia competitivaFosso econômico e vantagem competitiva

  Ciclos de qualificação, participação em padrões e custos de troca

  A Bernstein explica a proteção dos incumbentes por meio de validação prolongada, requisitos de interoperabilidade, participação na JEDEC e risco operacional para clientes ao trocar de fornecedor.

• Métodos de avaliaçãoAvaliação por P/L e PEG

  Avaliação 2BF P/E

  Os preços-alvo baseiam-se em um arcabouço de P/E futuro destinado a refletir a inflexão esperada de lucros de 2027–2028.

Mapeamento e comparação de ativos

Mapeamento estruturado da tese para ativos nomeados (pontos fortes, pontos fracos, pares e riscos).

• Montage Technology (6809.HK, 688008.CH)

  Empresa principal coberta e beneficiária indicada da adoção de MRDIMM e da reutilização CXL DDR4.

  Pontos fortes

  Co-liderança em MRDIMM Gen 1 e Gen 2, relações estabelecidas em interface de memória e uma arquitetura de reutilização CXL DDR4 de canal único e baixo custo.

  Pontos fracos

  A Renesas parece ligeiramente à frente em MRDIMM Gen 3, enquanto a implantação de CXL exige qualificação e integração de software adicionais.

  Comparação

  Montage, Renesas e Rambus reúnem aproximadamente 92% do mercado de interfaces de memória de núcleo; Montage e Renesas têm vantagem de pioneirismo em MRDIMM.

  Riscos

  Menor demanda por memória e servidores AIDC, perda de participação e pressão sobre margens pela concorrência, ou incapacidade de introduzir produtos de redes AIDC.

• Renesas

  Principal concorrente em chips de interface de memória de núcleo.

  Pontos fortes

  Vantagem marginal no roteiro de chipsets DDR5 RDIMM e aparente liderança no desenvolvimento de MRDIMM Gen 3.

  Comparação

  Participação de mercado de aproximadamente 36% em 2024, frente a aproximadamente 37% da Montage.

• Rambus (RMBS)

  Principal concorrente em chips de interface de memória de núcleo.

  Pontos fortes

  Oferece um chipset DDR5 totalmente interno para RDIMM e MRDIMM.

  Pontos fracos

  Não divulgou um roteiro de MRDIMM Gen 3 no momento do relatório.

  Comparação

  Participação de mercado de aproximadamente 20% em 2024; tecnologicamente próxima aos outros incumbentes.

Dados principais

• TAM global de chipsets para módulos DDRUSD 20bn by 2030CAGR de aproximadamente 65% entre 2025–30.
• Embarques de CPU de servidores30.6m in 2025 to 89.3m in 2030Exclui CPUs proprietárias da NVIDIA; CAGR de aproximadamente 24%.
• Penetração de MRDIMM2–3% in 2026 to 25%+ by 2030Previsão de penetração total de sockets.
• Valor de chips de interface por móduloUSD 6–7 for DDR5 RDIMM; USD 50–70 for MRDIMMMRDIMM usa um MRCD e dez MDBs.
• Concentração do mercado de núcleoApproximately 92%Participação conjunta de receita de Montage, Renesas e Rambus em 2024.
• TAM de MXC para reutilização CXL DDR4Approximately USD 8.2bn by 2030Estimativa da Bernstein para reutilização de DDR4; todos os casos de uso CXL somam USD 9.9bn.
• Alvos da MontageCNY 400 A shares; HKD 520 H sharesA Bernstein reitera Outperform.

Impacto e implicações

A Bernstein argumenta que a transição para IA agêntica pode aumentar a exposição da Montage ao crescimento de memória de servidores por meio da expansão de conteúdo MRDIMM e da expansão de memória CXL. A penetração de MRDIMM, o suporte de plataformas de CPU, a composição de cargas na nuvem e a qualificação de CXL determinarão quanto dessa oportunidade se concretizará.

Riscos

• Queda na demanda por memória e servidores AIDC.
• Concorrência mais intensa levando a perda de participação e menores margens.
• Falha em introduzir novos produtos para o mercado de redes AIDC.

Pontos a observar

• Suporte e implantação de MRDIMM em plataformas de CPU Intel e AMD, especialmente Xeon 6, Venice e roteiros posteriores.
• Taxas reais de adoção de MRDIMM em provedores de nuvem, que dependem da composição das cargas além da compatibilidade de plataforma.
• Ritmo de implantação da IA agêntica e seu efeito sobre a demanda de CPU, largura de banda DDR e capacidade de memória.
• Avanço de qualificação, interoperabilidade de host, firmware, tratamento de erros e camadas de software para reutilização CXL DDR4.
• Condições de oferta e demanda de DRAM para servidores e a dimensão da oportunidade de reutilização de DDR4.