超越摩尔定律：芯片堆叠技术迎来7倍增长

概览

伯恩斯坦发布长篇行业报告，指出随着摩尔定律在10nm以下节点经济性失效，以及“内存墙”成为性能瓶颈，先进封装特别是芯片与晶圆堆叠技术（Stacking）正成为提升半导体性能的关键路径。报告预测，到2030年，采用堆叠技术的晶圆月产能将从2025年的约50万片增长至350万片，实现7倍增长，渗透率从7.4%提升至37%。这一趋势不仅限于AI领域，还将广泛覆盖DRAM、NAND及先进逻辑芯片。基于此长期趋势，机构看好后端设备供应商，维持对DISCO、Tokyo Electron和Besi的“跑赢大盘”评级，并对Sumco给予“市场表现”评级。

核心观点

摩尔定律的经济性在10nm节点附近已见顶，单纯依靠缩小晶体管尺寸来降低成本和提升性能的路径难以为继。与此同时，AI和高性能计算对算力的需求激增，使得处理器与内存之间的连接速度（即“内存墙”）成为新的性能瓶颈。堆叠技术通过2.5D或3D方式将多个芯片垂直或水平集成，显著提高了互连速度，使多芯片能像单芯片一样高效工作。例如，Nvidia的Hopper和Blackwell系列GPU均大量采用了HBM堆叠技术。 从市场规模来看，堆叠技术的应用正在加速普及。2025年，仅有约50万片/月的晶圆采用堆叠技术，占总晶圆消耗的7.4%。伯恩斯坦预测，到2030年，这一数字将达到350万片/月，占总出货量的37%。其中，高带宽内存（HBM）、NAND CMOS键合阵列（CBA）混合键合以及DRAM CBA将是主要的产量贡献者。虽然逻辑芯片的堆叠（如CoWoS、3D IC、BSPDN）在绝对数量上较小，但由于其高附加值，将在价值层面占据重要地位。 在具体技术路线上，HBM作为当前最大的堆叠应用场景，预计其TSV产能将从2025年底的39万片/月翻倍至2027年的70万片/月，主要由Nvidia GPU和ASIC的需求驱动。CoWoS作为AI GPU的事实标准封装技术，台积电的产能预计在2027年达到14.2万片/月。此外，晶圆级多芯片模块（WMCM）有望在2027年取代InFO成为iPhone等移动设备的主流封装，其产能预计将超过CoWoS。在存储领域，NAND CBA技术通过将CMOS电路与存储单元分离制造并键合，可显著提升密度和读写速度，降低功耗；DRAM CBA技术也有望在2028年后开始放量，通过晶圆对晶圆键合实现核心与外围电路的重叠，从而节省芯片面积并提高良率。 在投资标的方面，后端设备公司被视为长期受益者。DISCO作为研磨和切割设备龙头，将受益于现有应用的产能扩张及混合键合等新应用对更高洁净度和厚度控制的要求。Besi作为混合键合领域的先驱，拥有91%的市场份额，其与Applied Materials的合作进一步巩固了护城河。Tokyo Electron作为晶圆对晶圆键合设备的领导者，也将直接受益于3D NAND CBA和BSPDN的 adoption。Sumco作为硅片供应商，虽面临中国竞争和长期协议重谈的风险，但堆叠技术对先进制程硅片需求的增加为其提供了战术性做多理由。

分析框架

研报首先确立了“摩尔定律经济性失效”和“内存墙瓶颈”两大行业背景，引出“堆叠技术”作为解决方案的核心逻辑。随后，机构通过量化预测模型，估算了2025年至2030年间各类堆叠技术（HBM、CoWoS、CBA、BSPDN等）的晶圆产能增长曲线，论证了该趋势的长期性和规模效应。最后，基于产业链传导逻辑，识别出在后道封装环节具有垄断地位或技术优势的设备厂商（DISCO、Besi、TEL）以及上游材料厂商（Sumco），并结合各自的竞争格局和风险因素给出具体评级和目标价。

方法论与常识提炼

• 行业/产业分析框架供需框架

  摩尔定律失效后的技术替代路径

  当传统制程微缩带来的成本下降边际效应递减时，行业通过改变封装架构（如堆叠）来满足性能需求，这是一种典型的技术供给端创新以应对需求端算力饥渴的分析视角。

• 行业/产业分析框架产业链上中下游传导

  封装技术变革对上游设备和材料的拉动

  研报分析了从终端AI芯片需求 -> 先进封装（堆叠）产能扩张 -> 后端专用设备（键合、切割）及原材料（硅片）需求增长的传导链条，以此筛选受益标的。

标的映射与对比

研报将主题/逻辑映射到具体标的时的结构化摘要（优势、劣势、对比与风险）。

• DISCO (6146.JP)

  受益：提供堆叠所需的研磨和切割设备

  优势

  在先进封装领域已有深厚积累，新应用对精度要求更高带来附加值

  风险

  AI相关产能过剩导致估值收缩；竞争环境变化；汇率波动

• Tokyo Electron (8035.JP)

  受益：晶圆对晶圆键合设备领导者

  优势

  在3D NAND CBA和BSPDN领域占据主导，同时开发Die-to-Wafer设备

  风险

  美国贸易限制影响中国及全球资本支出；半导体需求放缓；汇率波动

• Besi (BESI.NA)

  受益：混合键合技术先驱，市占率91%

  优势

  与AMAT合作整合前端工艺，护城河深

  风险

  混合键合采纳不及预期或延迟；主流组装市场复苏缓慢；市场份额流失

• Sumco (3436.JP)

  受益：堆叠技术增加先进制程硅片用量

  优势

  主要硅片供应商，直接受益于需求量增

  劣势

  面临中国竞争对手追赶压力；长期协议重谈风险

  风险

  全球经济疲软影响电子需求；库存消化慢于预期；汇率波动

关键数据

• 2025年堆叠晶圆产能~50万片/月占总晶圆消耗量的7.4%
• 2030年堆叠晶圆产能预测350万片/月5年增长7倍，渗透率达37%
• HBM TSV产能预测 (2027E)70万片/月较2025年底的39万片/月接近翻倍
• CoWoS产能预测 (2027E)14.2万片/月台积电为主要供应商，产能已满载
• NAND CBA产能预测 (2030E)105.7万片/月主要贡献者之一，提升密度50%
• BSPDN产能预测 (2030E)28.5万片/月背面供电网络技术，提升速度8-10%

影响与含义

对于半导体行业而言，堆叠技术已从AI专用的“奢侈品”转变为未来五年内大多数先进芯片的“必需品”。这意味着封装环节的价值量在半导体总成本中的占比将显著提升，行业重心部分从前道制造向后道封装转移。对于投资者而言，关注点应从单纯的制程节点进展，扩展到封装技术路线图及其对应的设备供应链。DISCO、Besi和Tokyo Electron等设备商因其在该领域的垄断性或领先地位，享有较高的定价权和业绩确定性。

风险

• AI相关生产（如GPU和HBM）产能过剩，导致估值倍数和盈利能力双杀
• 竞争环境发生不利变化
• 汇率波动对营收产生负面影响
• 美国贸易限制政策变化，不利于中国及全球半导体资本支出
• 全球半导体需求（逻辑和存储）放缓，引发资本支出削减
• 混合键合技术采纳低于预期或延迟
• 中国竞争对手追赶速度快于预期

后续跟踪

• HBM和CoWoS产能扩张进度及利用率
• NAND和DRAM CBA技术的量产时间点及渗透率
• BSPDN技术在Intel 18A和TSMC A16节点的落地情况
• 主要设备商的订单能见度及混合键合市场份额变化