ASML目标价上调至€2,300，核心驱动是High-NA EUV采用与光刻强度提升

概览

本报告围绕ASML的High-NA EUV经济性、采用节奏和财务影响展开。Bernstein认为，市场担忧High-NA EUV过于昂贵且短期难以采用，但该担忧忽略了DRAM与逻辑芯片在芯片尺寸、掩膜数量和拼接需求上的差异。由于DRAM通常不需要大尺寸逻辑芯片的双掩膜拼接，High-NA EUV在DRAM中的曝光成本更容易被证明合理，预计将先于逻辑芯片导入。

核心观点

核心观点是：第一，High-NA EUV从0.33 NA提升至0.55 NA，可将分辨率从约13nm改善至约8nm，减少多重图形化步骤；第二，当前High-NA EUV成本偏高主要受可用率和吞吐量约束，但设备可用率和WpH路线图正在改善；第三，DRAM预计在2027年前后于1d节点采用High-NA EUV，Intel可能在2028年率先于逻辑节点采用，TSMC可能推迟至2030年前后；第四，AI驱动的先进逻辑和DRAM扩产使ASML的EUV和DUV需求均高于此前预期。

分析框架

报告通过比较High-NA EUV与Low-NA EUV在分辨率、掩膜数量、半场曝光、AA/AB吞吐量、设备可用率、曝光成本和总流程成本上的差异，推导不同芯片类型的采用先后顺序，并进一步映射至光刻强度、EUV出货量、收入、利润率、EPS和目标估值倍数。

方法论与常识提炼

• 技术成本比较High-NA EUV与Low-NA EUV曝光成本框架

  按设备可用率、吞吐量、掩膜数量和拼接需求比较每次曝光成本。

  报告区分DRAM小芯片的AA单掩膜场景与大尺寸逻辑芯片的AB双掩膜拼接场景，指出AB吞吐量较低，因此早期High-NA EUV对逻辑芯片更贵。

• 半导体工艺路线分析光刻强度迁移框架

  当High-NA EUV替代Low-NA EUV多重图形化时，价值从刻蚀、沉积、清洗等非光刻步骤转向光刻。

  虽然单次High-NA EUV曝光成本较高，但它可减少掩膜、光刻-刻蚀循环和非光刻步骤，因此总流程成本可能下降，并提升ASML在晶圆厂设备支出中的份额。

• 估值方法目标市盈率估值

  以更高长期收入、利润率和EPS预测为基础，提高目标P/E倍数并推导目标价。

  报告将目标P/E从35倍提高至40倍，理由是资本开支周期加速、同行估值上升以及ASML长期盈利预测上修。

标的映射与对比

研报将主题/逻辑映射到具体标的时的结构化摘要（优势、劣势、对比与风险）。

• ASML HOLDING NV

  核心受益标的

  优势

  在EUV和High-NA EUV光刻设备中处于关键供应商地位，受益于AI驱动的先进逻辑和DRAM扩产，以及光刻强度上升。

  劣势

  High-NA EUV早期设备成本高、可用率低、对大尺寸逻辑芯片需要拼接，短期采用节奏仍存在不确定性。

  对比

  报告认为ASML当前估值相对同行处于低位，而长期收入和EPS上修幅度大于市场预期。

  风险

  若High-NA EUV可用率、吞吐量或客户采用节奏低于预期，估值和业绩上修逻辑可能受压。

• DRAM厂商

  早期采用High-NA EUV的潜在客户群

  优势

  DRAM芯片尺寸较小，通常不需要大尺寸逻辑芯片的双掩膜拼接，High-NA EUV成本更容易合理化。

  劣势

  不同厂商的EUV导入策略和资本开支节奏存在差异，Micron可能较SK hynix和Samsung更保守。

  对比

  报告认为SK hynix和Samsung可能在2027年前后率先于1d节点采用High-NA EUV。

  风险

  存储周期波动、资本开支削减或工艺节点延后会影响设备需求。

• 先进逻辑厂商

  中后期High-NA EUV采用者

  优势

  在A14、SF1.4、A10等先进节点上，High-NA EUV可减少多重图形化复杂度。

  劣势

  大尺寸GPU/CPU裸片常需要AB双掩膜拼接，早期成本高于DRAM场景。

  对比

  报告预计Intel可能在2028年先行，Samsung logic随后，TSMC可能到2030年前后更广泛采用。

  风险

  若Low-NA EUV多重图形化继续延寿，High-NA EUV导入可能进一步推迟。

关键数据

• ASML评级Outperform报告维持对ASML的积极评级。
• ASML目标价€2,300目标价较旧目标价€1,700上调。
• ASML当前价€1,634.40表格列示日期为2026年7月3日。
• 2028年EUV出货预测113台旧预测为87台，反映先进逻辑和DRAM扩产。
• 2030年EUV收入预测€42.7bn报告称较市场预期高出30%以上。
• 2030年ASML收入预测约€80bn对比共识约€64.4bn，Bernstein预测高约24%。
• 2030年EPS预测€96.86报告称较共识高约50%。
• 整体光刻强度预测2025年24%升至2028年26%主要由DRAM和先进逻辑驱动。
• DRAM光刻强度1d节点约30%受EUV层数增加和High-NA EUV或双重图形化导入推动。
• High-NA EUV可用率目标约95%报告预计未来3至5年逐步接近成熟Low-NA EUV水平。

影响与含义

若报告判断成立，ASML不仅受益于High-NA EUV导入，也会在High-NA EUV采用较慢时继续销售更多Low-NA EUV设备，短期利润率甚至可能更有利。长期看，随着DRAM和先进逻辑的工艺复杂度提升，光刻在半导体资本开支中的占比上升，ASML的收入、毛利率、经营利润率和EPS均存在上修空间。

风险

• High-NA EUV设备可用率和吞吐量改善慢于路线图，导致曝光成本下降不及预期。
• TSMC、Intel、Samsung、SK hynix、Micron等客户的实际采用时间晚于报告假设。
• AI相关先进逻辑和DRAM资本开支周期低于预期，导致EUV和DUV出货预测过高。
• High-NA EUV拼接、良率、掩膜和生态系统成本问题可能削弱逻辑芯片采用经济性。
• ASML扩产能力、供应链或服务能力不足可能限制收入兑现。
• 若市场估值倍数回落，40倍目标P/E假设可能难以维持。

后续跟踪

• ASML EXE系列High-NA EUV设备可用率是否按路线图提升至90%及以上。
• EXE:5200B、EXE:5200C、EXE:5200D和EXE:5400E的AA/AB吞吐量进展。
• SK hynix和Samsung在DRAM 1d节点的High-NA EUV量产信号。
• Intel A14、Samsung SF1.4和TSMC A10节点的High-NA EUV导入安排。
• DRAM与先进逻辑资本开支是否继续受AI需求驱动上修。
• ASML的EUV、DUV出货量、ASP、毛利率和经营杠杆是否接近报告预测。