AI芯片升级推动半导体测试进入核心位置

概览

本报告聚焦先进半导体测试。Nomura将此前对半导体OSAT的正面观点扩展至中国台湾测试接口与测试设备厂商，核心逻辑是AI芯片和先进封装提升后段制程价值，测试作为减少后续失效的关键关卡，其重要性、时长、硬件规格和供应链战略价值同步上升。

核心观点

报告的核心观点是“测试已处于驱动位置”。AI/HPC芯片复杂度提升、封装尺寸变大、高脚位、细间距、高功耗、高电流、高速/高频信号与热管理要求，使测试流程自然拉长，并推动KGD前移、BIT和SLT等新增插入点增加。测试设备、probe card、socket、handler、test interface board等硬件需要升级，关键供应商在供给受限环境中具备更强定价权和订单可见度。

分析框架

报告通过供应链分析、nVidia GPU代际测试时长拆解、CPO测试插入流程梳理、先进封装对后段价值量的影响、测试硬件市场结构与中国台湾厂商比较来形成行业判断，并结合覆盖公司评级给出投资建议。

方法论与常识提炼

• 产业链分析AI芯片测试内容拆解

  按FT、BIT、SLT分解测试时长与成本占比

  报告以nVidia Hopper、Blackwell、Rubin为例，估算代际升级带来的Final Test、System-Level Test和Burn-in Test时长增长，并推导测试内容成本占制造成本比例上升。

• 技术路线分析CPO测试插入流程

  从EIC/PIC晶圆测试到OE与模块级测试的多阶段流程

  报告将CPO测试拆为约4至5个插入点，包括单面晶圆级测试、混合键合后的双面晶圆级电光测试、OE切割后测试、封装前后测试以及模块级测试，用于判断新增设备和接口需求。

• 供应链比较测试硬件厂商定位比较

  按OSAT、测试接口、测试设备和耗材区分受益环节

  报告比较MPI、WinWay、Hon Precision、Chroma、ASE、KYEC等中国台湾厂商在先进测试主题中的角色，并强调订单外溢、份额提升和供应紧张。

标的映射与对比

研报将主题/逻辑映射到具体标的时的结构化摘要（优势、劣势、对比与风险）。

• ASE (3711 TT)

  OSAT受益标的，报告重申Buy

  优势

  可参与CPO后段插入点，SPIL被报告认为初期可能是主要服务提供商；受益于先进封装和测试内容提升。

  劣势

  CPO量产爬坡、客户选择和流程确定性仍存在不确定性。

  对比

  相对纯测试接口或设备厂商，ASE更偏后段服务和OSAT能力。

  风险

  AI需求放缓、客户资本开支下修、产能扩张延迟或削减。

• KYEC (2449 TT)

  OSAT/测试服务受益标的，报告重申Buy

  优势

  受益于AI芯片测试时长拉长、BIT和SLT新增需求以及订单外溢。

  劣势

  对AI芯片升级节奏和客户扩产计划敏感。

  对比

  与ASE同属测试服务链条，但具体客户组合与项目管线不同。

  风险

  新产品迁移放缓、测试内容增长不及预期。

• MPI (6223 TT)

  测试接口受益标的，报告新纳入覆盖并给予Buy

  优势

  处于probe card和测试接口升级趋势中，受益于细间距、MEMS探针和先进封装测试需求。

  劣势

  高规格产品导入取决于客户设计、设备选择和认证节奏。

  对比

  与WinWay同属测试接口重点标的，但产品结构和客户项目可能不同。

  风险

  CPO流程未定、供应商选择变化、竞争加剧。

• WinWay (6515 TT)

  测试接口受益标的，报告新纳入覆盖并给予Buy

  优势

  受益于socket、高速/高频、高电流和热管理规格升级，以及AI项目订单可见度。

  劣势

  估值和业绩弹性可能受客户集中度与项目时点影响。

  对比

  与MPI共同代表中国台湾测试接口受益链条。

  风险

  AI需求低于预期、客户扩产放缓、规格升级节奏延后。

• Hon Precision (7769 TT)

  测试设备受益标的，报告新纳入覆盖并给予Buy

  优势

  受益于handler、热控、多区温控、更大tray和定制化需求提升。

  劣势

  设备出货通常领先量产，若客户量产节奏调整可能影响订单兑现。

  对比

  与Chroma相比业务重叠有限，报告称二者业务范围重叠较少。

  风险

  产能扩张计划延迟、设备选型变化。

• Chroma (2360 TT)

  测试设备受益标的，报告恢复覆盖并给予Buy

  优势

  受益于ATE、测试系统和高规格测试需求，CPO电光共测可能带来新增设备需求。

  劣势

  部分创新产品仍处孵化阶段，实际放量节奏存在不确定性。

  对比

  与Hon Precision业务重叠有限，分别对应不同测试设备环节。

  风险

  CPO或先进封装测试流程不确定、需求兑现慢于预期。

关键数据

• 报告日期2026-07-24页面显示Global Markets Research 24 July 2026。
• Hopper到Blackwell的Final Test时间指数1x至4x以Hopper FT时间为1，报告估算Blackwell为4倍。
• Hopper到Rubin的Final Test时间指数1x至约7x以Hopper FT时间为1，报告估算Rubin约7倍。
• System-Level Test时间指数Blackwell 1.5x，Rubin 2.5x以Hopper SLT时间为1。
• 测试内容成本占比Hopper 1.9%，Blackwell 2.5%，Rubin 3.3%测试内容定义为FT、BIT和SLT之和。
• TSMC COUPE性能目标基板CPO较铜线4x能效、10x延迟改善；中介层方案可达10x能效、20x延迟改善报告引用TSMC对COUPE/CPO的表述。
• 先进高性能封装占比2024年不足总IC出货单位的2%报告引用Yole预测相关描述，后续增长空间被视为重要驱动。

影响与含义

若报告判断成立，AI芯片测试将从传统后段配套环节升级为决定良率、可靠性和量产节奏的关键瓶颈。测试时长增加和硬件规格升级会提升测试接口、probe card、socket、handler、ATE及OSAT服务价值量；CPO则可能打开电光共测和双面测试等增量市场。投资层面，具备关键客户项目、产能扩张和高规格测试能力的中国台湾厂商更受益。

风险

• Hyperscalers资本开支展望和AI相关表态转弱。
• AI需求整体放缓，或AI商业化进展低于预期。
• 新产品迁移和升级周期放缓，限制测试价值量增长。
• 产能扩张计划延迟或削减。
• CPO测试流程、良率、供应商选择和设备选型仍未完全确定。

后续跟踪

• nVidia Blackwell、Rubin及后续平台的量产节奏和测试时长变化。
• CPO/SiPh从2H26E开始的实际放量、良率和测试流程定型情况。
• TSMC COUPE、200G/400G调制器和CPO路线推进。
• OSAT、测试接口和测试设备厂商的产能扩张计划与订单可见度。
• MEMS probe、coaxial socket、热控handler、TIB和ATE外接高频/光学量测设备的采用速度。