云端AI之外，半导体后端工艺与先进封装进入系统优化时代

概览

本报告总结Jefferies关于半导体后端工艺与封装趋势的研讨会观点。核心判断是，cloud AI虽然仍是AI系统主轴，但并非全部答案；随着GPU算力持续提升，互连、I/O功耗、封装密度、系统级架构和edge AI部署成为新的瓶颈与机会。报告强调，后端工艺已经从传统组装步骤升级为系统性能、功耗、成本和商业化能力的关键价值来源。

核心观点

第一，AI系统需要重新定义为通信系统，chiplets、先进封装和CPO是解决数据移动瓶颈的重要路径。第二，CPO的真正意义在于改变I/O的位置和角色，重点是降低外部连接功耗，而不仅是提升计算速度。第三，edge AI将与cloud AI形成分工：cloud AI负责训练和整合，edge AI负责推理和即时决策。第四，HBM适合加速AI，但在edge场景受到功耗、封装成本和规模限制，DDRx 3D堆叠可能更适配。第五，混合键合不是微凸块之后的简单连接技术，而是把BEOL互连延伸到芯片边界之外、重构系统设计边界的关键技术。第六，日本企业在材料和零部件上具备优势，但需要从单品材料销售转向“工艺+评价+设计”方案能力，并强化海外后端工艺共创平台。

分析框架

报告采用专家研讨会纪要式分析框架，以井上文宏教授对AI系统、先进封装、CPO、chiplets、edge AI、基板材料和混合键合的技术判断为主线，结合NVIDIA、TSMC、Qualcomm、Huawei、Resonac等产业案例，梳理技术演进对材料、封装、设备、设计和商业模式的影响。

方法论与常识提炼

• 技术趋势分析AI系统瓶颈迁移框架

  从计算瓶颈转向通信、互连与功耗瓶颈

  报告认为GPU计算性能持续提升后，GPU之间、GPU与HBM之间以及机架之间的数据移动成为约束，后端封装和互连技术因此成为AI系统竞争重点。

• 产业链分析architecture × package

  架构与封装协同设计

  先进封装不只是制造环节，而是需要与系统架构、光电热设计、量产封装和商业模式同步优化。

• 技术路线分析Scale-up × Scale-out

  chiplets的纵向集成与平面扩展

  报告将chiplets价值拆分为Scale-up和Scale-out，并指出edge AI所需功能与结构更重视Scale-up，而日本后端研发当前过度偏向Scale-out和面板级封装热潮。

标的映射与对比

研报将主题/逻辑映射到具体标的时的结构化摘要（优势、劣势、对比与风险）。

• NVIDIA

  cloud AI生态与GPU平台领导者

  优势

  基于CUDA构建软件生态，提供平台而非单一GPU，并与TSMC形成客户和投资者信任的组合。

  劣势

  下一阶段仍面临互连与功耗瓶颈。

  对比

  相较单纯芯片供应商，NVIDIA的优势在于设计和软件生态平台。

  风险

  若数据移动、I/O功耗和机架互连问题无法持续改善，系统扩展效率可能受限。

• TSMC

  先进制程、先进封装和CPO关键生产方

  优势

  在先进制程与先进封装供给能力上处于压倒性地位，COUPE和SoIC键合展示了高精度连接能力。

  劣势

  CoWoS等依赖硅中介层的方案面临成本、扩展性和基板侧技术进步带来的潜在替代风险。

  对比

  相较开放chiplet模式，TSMC、Intel和Samsung等更倾向垂直整合模式。

  风险

  若有机RDL、玻璃芯基板和基板侧互连密度提升削弱硅中介层必要性，部分既有价值分工可能被重塑。

• Japanese materials and components companies

  先进封装材料和零部件供应方

  优势

  拥有全球顶级材料和部件等核心技术。

  劣势

  系统、封装设计、量产安装、光电热同步优化以及“如何整合并销售”的商业概念不足。

  对比

  全球CPO正接近量产，而日本企业长期把CPO视为未来研究主题，设计、安装和业务视角介入偏晚。

  风险

  若仍停留在单项材料销售，可能错失architecture × package阶段的系统级价值。

• Resonac

  后端工艺共创平台推动者

  优势

  通过US-JOINT和JOINT3推动美国后端工艺共创、面板级有机中介层原型线和共享试作线。

  劣势

  需要将联盟和原型能力转化为量产、供应链和客户设计导入能力。

  对比

  相较仅依赖日本国内能力，海外共创平台更贴近先进封装生态。

  风险

  若参与企业协同不足或量产壁垒未突破，联盟价值可能停留在原型阶段。

• Qualcomm

  AI推理和替代内存封装方案探索者

  优势

  HBC Gen1在不使用HBM带宽器件和不采用TSMC CoWoS的情况下实现高有效带宽。

  劣势

  报告未提供量产良率、成本和生态适配的完整证据。

  对比

  相较HBM+interposer路线，Qualcomm方案试图降低物理桥接带来的额外功耗。

  风险

  若供应、测试和成本问题无法解决，可能遭遇chiplet商业化中的量产墙。

• Huawei

  Beyond Moore和CMOS2.0方向提出者

  优势

  Tau Scaling Law聚焦缩短信号传输时间，体现从器件、线路、芯片到系统的整体优化思路。

  劣势

  受EUV设备获取限制，需要通过系统级和垂直整合路径提升性能。

  对比

  相较传统More Moore缩小晶体管，Huawei方向更重视系统延迟和生态级优化。

  风险

  技术验证、制造约束和生态协同仍是关键不确定性。

关键数据

• AI半导体市场规模2025年US$236bn，2028年预计US$371bn报告引用VLSI预测；2025年cloud AI约US$160bn、edge AI约US$80bn，2028年cloud AI约US$250bn、edge AI约US$120bn。
• TSMC COUPE技术效果同功耗速度提升170%以上，功耗可降低40%报告还提到chip-chip界面低阻抗、键合密度至少16倍、杂散电容降低85%，COUPE额外光路插入损耗已优化至接近0 dB。
• Qualcomm HBC Gen1带宽每卡有效内存带宽133TB/s报告称该方案用于Qualcomm AI250 AI推理芯片，不使用TSMC CoWoS，带宽为AI200 LPDDR5的18倍。
• Resonac US-JOINT10家日本和美国公司参与在Silicon Valley建立后端工艺技术共创框架。
• Resonac JOINT327家公司参与，目标建设515×510mm面板级有机中介层原型线对应从晶圆向面板和大面积化迁移的后端工艺趋势。

影响与含义

投资含义上，先进封装、CPO、混合键合、细间距基板、玻璃芯基板、有机RDL、先进材料和后端工艺共创平台的重要性上升。传统只提供单项材料或零部件的企业需要升级为能够提供工艺、评价和设计协同方案的供应商。对日本企业而言，材料和部件优势仍有价值，但若不能补齐系统封装、量产安装、光电热一体化设计和商业化整合能力，可能在全球先进封装量产化阶段落后。

风险

• CPO、chiplets和混合键合可能在功能验证后仍因测试、供应、良率、责任边界和成本问题卡在原型阶段。
• 硅中介层面临结构冗余、扩展性和成本风险，基板侧技术进步可能稀释其价值。
• 日本企业若无法补齐系统设计、量产封装和商业化整合能力，材料优势可能难以转化为先进封装主导权。
• edge AI需求增长不等同于cloud AI需求下降，两者分工若被误判，可能导致投资主题配置失衡。
• 报告为行业技术专题，不提供明确个股盈利预测、评级或目标价，投资结论需要结合公司基本面再验证。

后续跟踪

• CPO从研究主题走向量产的时间表，以及NVIDIA、TSMC、Broadcom、Marvell、Ayar Labs等公司的实际产品导入。
• TSMC COUPE、SoIC键合及其他高密度光电集成方案的功耗、良率和成本表现。
• edge AI在工业、汽车、机器人和基础设施监控中的部署速度，以及DDRx 3D堆叠相对HBM的适配情况。
• 有机RDL、玻璃芯基板、bridge和advanced RDL on substrate能否降低对硅中介层和CoWoS类架构的依赖。
• Resonac US-JOINT和JOINT3能否从共创和原型线推进到客户认证、批量供应和收入贡献。
• Huawei Tau Scaling Law、CMOS2.0和混合键合相关验证是否形成可复制的系统级性能提升路径。