IMEC以Delta方案改善CFET背面接触，接入电阻降至378 Ω·µm
AI 摘要卡
IMEC以Delta方案改善CFET背面接触，接入电阻降至378 Ω·µm
改进后的mCFET背面接触集成流程将接入电阻由1753降至378 Ω·µm，带来约5倍驱动电流提升，并将pFET存活率由45%提高至85%。
- Delta方案通过在源漏下方引入FS-BDI并降低eSiGe:B体积波动，改善底部PMOS的接触与性能。
- 接入电阻从1753 Ω·µm降至378 Ω·µm，对应约5倍驱动电流提升。
- 相较此前报告，pFET存活率由45%提高至85%。
- FS-BDI保护eSiGe:B免受BDIC湿法刻蚀侵蚀，鳍硅残留失效在实验中得到完全解决。
- 先进缺口对准实现小于100 nm的键合套刻误差，且未观察到传统标记对准的指纹缺陷。
研报解读
概览
报告展示IMEC与ASM研究人员针对单片CFET背面接触提出的改进型Delta集成方案。研究覆盖正面源漏及隔离结构、晶圆键合、极限晶圆减薄、背面介质隔离和背面接触刻蚀等环节，重点解决既有流程中的eSiGe:B体积波动、鳍硅残留、湿法侵蚀、套刻误差和高接入电阻问题。
核心观点
Delta方案的核心价值在于将FS-BDI布置于源漏下方，并结合低温CDE eSiGe:B、优化键合、极限晶圆减薄、背面隔离及接触刻蚀，形成更稳健的背面接触路径。实验结果显示，该流程不仅改善了底部PMOS电学性能，还显著提高器件存活率。若后续能够验证跨晶圆一致性、规模化良率和制造成本，这一方案有望增强背面供电与垂直堆叠晶体管在先进逻辑节点中的可实施性。
分析框架
研究首先比较Beta与Delta结构及高层工艺流程，再通过失效分析识别eSiGe:B波动、鳍硅残留和BDIC湿法侵蚀等瓶颈；随后分别优化正面集成、键合对准、晶圆减薄、背面隔离和接触刻蚀，最终以pFET存活率、接入电阻及驱动电流验证改进效果。
方法论与常识提炼
比较不同CFET背面接触结构的集成路径与接触性能。
研究以既有Beta方案为参照，重点评估Delta方案在源漏隔离、eSiGe:B稳定性、背面接触形成和底部PMOS性能方面的改进。
将正面器件形成、键合、减薄、背面隔离和接触刻蚀作为连续工艺链评估。
该方法强调各步骤之间的依赖关系，例如FS-BDI既承担子鳍隔离功能，也在后续湿法处理过程中保护eSiGe:B。
依据鳍硅残留、eSiGe:B侵蚀和接触刻蚀不足等失效模式调整工艺。
报告通过失效图、形貌观察和器件存活率定位问题，并针对湿法化学品可达性、材料保护和SiOCN贯穿刻蚀进行改进。
使用器件存活率、接入电阻和驱动电流衡量工艺效果。
pFET存活率反映集成流程稳健性，接入电阻及驱动电流则直接衡量背面接触对底部PMOS性能的贡献。
标的映射与对比
研报将主题/逻辑映射到具体标的时的结构化摘要（优势、劣势、对比与风险）。
- IMEC mCFET Delta工艺平台报告直接研究对象
- 优势
- 接入电阻和器件存活率均显著改善，并覆盖从正面集成到背面接触的完整验证链。
- 劣势
- 仍处于研发和试验展示阶段，缺少规模化制造成本、长期可靠性及量产节拍数据。
- 对比
- 相较既有Beta方案及此前结果，Delta方案降低eSiGe:B波动并改善底部PMOS性能。
- 风险
- 实验结果可能受晶圆批次、材料均匀性、套刻控制和刻蚀窗口影响，尚不能直接外推至大规模量产。
- 先进半导体键合、减薄与选择性刻蚀产业链潜在工艺受益方向
- 优势
- CFET背面接触需要更高精度的键合对准、极限晶圆减薄和材料选择性刻蚀能力。
- 劣势
- 报告未披露设备供应份额、单片成本或资本开支需求。
- 对比
- 先进缺口对准较传统标记对准减少了指纹缺陷，并实现小于100 nm的键合套刻误差。
- 风险
- CFET商业化进度、工艺路线竞争和客户验证周期可能推迟相关需求兑现。
关键数据
- 接入电阻1753→378 Ω·µm改进型Delta背面接触方案的测量结果。
- 驱动电流约5倍提升报告称接入电阻下降带来约5倍驱动电流改善。
- pFET存活率45%→85%相较此前报告，存活率提高40个百分点。
- 键合套刻误差小于100 nm先进缺口对准未观察到传统标记对准中的指纹缺陷。
- 鳍硅残留失效实验中完全解决报告称该失效问题得到100%解决，仍需更多批次数据验证可重复性。
- 底部源漏外延提升约70%报告表格提及覆盖间隔层形成与CDE共流程带来的底部源漏外延提升。
影响与含义
结果表明，背面接触不只是单一刻蚀步骤，而是由正面隔离、外延材料控制、键合套刻、晶圆减薄和背面介质刻蚀共同决定的系统工程。Delta方案若能实现稳定量产，可能降低垂直堆叠CFET底部器件的寄生电阻，并提升先进逻辑节点的密度与性能潜力。产业层面可能利好高精度键合、晶圆减薄、选择性刻蚀、外延沉积和先进量测等工艺需求，但报告尚不足以量化相关公司的收入或利润影响。
风险
- 报告为技术会议展示，缺少量产规模、跨批次均匀性和统计置信区间。
- 未披露完整的可靠性、热预算、长期老化和工艺窗口数据。
- 鳍硅残留失效完全解决及85%存活率均需在更多晶圆和不同工艺条件下复现。
- 极限晶圆减薄、键合套刻和多材料选择性刻蚀可能增加制造复杂度与成本。
- 报告未提供商业化时间表、客户导入情况或对上市公司的财务影响。
- BSC在本文中指背面接触，不应据此映射为证券代码BSC。
后续跟踪
- pFET存活率能否进一步接近量产要求并保持跨批次稳定。
- 378 Ω·µm接入电阻及约5倍驱动电流提升能否在更大样本中复现。
- FS-BDI贯穿刻蚀对eSiGe:B落点控制和材料选择性的工艺窗口。
- 先进缺口对准在量产键合设备上的套刻精度、吞吐量和缺陷率。
- 极限晶圆减薄后的机械稳定性、晶圆翘曲和良率表现。
- Delta方案与其他CFET及背面供电集成路线的成本和性能比较。
- IMEC、ASM及产业合作伙伴后续是否披露试产、可靠性或客户验证进展。