TSMC技术路线图强化先进制程与AI封装领导力

概览

本报告是JPMorgan对TSMC 2026年北美技术研讨会的速记点评，核心关注TSMC在先进逻辑制程、先进封装、3D堆叠、硅光子和高压DDIC制程方面的路线图。报告总体立场积极，认为这些技术节点继续证明TSMC在AI、HPC和移动应用中的领先地位，并支撑其先进应用95%以上市场份额和较高进入壁垒。

核心观点

报告的核心观点是，TSMC的结构性成长动能仍然强劲。A13、A14、A12和N2U显示先进制程平台仍在按年度产品节奏推进；CoWoS扩展到14倍光罩尺寸及以上，缓解AI芯片对更大封装和更多HBM集成的需求；SoIC和COUPE则提升3D堆叠与光互连能力。JPMorgan认为，N4、N3和N2等先进节点供应紧张可能持续到2027年甚至2028年初，结合高产能利用率和ASP提升，TSMC未来几个季度股价设置较有利。

分析框架

报告以技术研讨会披露为主线，将TSMC的新制程、新封装和产品时间表与AI/HPC客户需求、产能扩张、供应链影响和估值框架相结合。分析重点包括制程性能指标、量产时间、与竞争技术的相对位置、对供应链公司的潜在正负影响，以及目标价对应的前瞻市盈率假设。

方法论与常识提炼

• 估值12个月前瞻P/E

  目标价基于约20倍12个月前瞻市盈率。

  JPMorgan将Dec-26目标价NT$2500建立在约20倍12个月前瞻P/E之上，理由是毛利率改善和成长略快；该目标倍数高于TSMC五年历史平均水平。

• 技术路线图先进制程节点跟踪

  通过A13、A14、A12、N2U等节点的性能、兼容性和量产时间判断技术领先性。

  报告将制程面积、速度、功耗、逻辑密度、背面供电和High-NA EUV采用节奏作为判断TSMC技术壁垒和客户迁移能力的重要依据。

• 供应链影响先进封装产能与替代技术比较

  用CoWoS扩容、SoIC采用和CoPoS进展判断AI封装供应链受益或受压方向。

  报告认为CoWoS扩大封装尺寸可能削弱Intel EMIB供应链的相对优势，而未提及CoPoS则对PLP供应链略偏负面；SoIC进展则利好相关设备供应商。

标的映射与对比

研报将主题/逻辑映射到具体标的时的结构化摘要（优势、劣势、对比与风险）。

• TSMC (2330.TW)

  报告主体和核心推荐标的

  优势

  先进制程路线清晰，AI/HPC需求强劲，CoWoS、SoIC、COUPE等先进封装和互连技术持续推进，先进应用市场份额超过95%。

  劣势

  资本开支和先进产能建设周期长，部分需求仍受PC/Smartphone周期影响。

  对比

  相较追赶者，TSMC在技术和制造执行上具有领先优势，客户设计与量产爬坡窗口约3-5年。

  风险

  AI资本开支周期持续性争议，以及2026年下半年PC/Smartphone需求疲弱。

• Grand Process Technology (3131.TW)

  SoIC供应链潜在受益者

  优势

  报告认为主要AI芯片将在2028年及以后更多采用SoIC，相关设备供应商可能受益。

  劣势

  受益节奏依赖SoIC实际量产和客户采用进度。

  对比

  与其他先进封装设备链公司相比，其受益更集中在SoIC推进。

  风险

  AI芯片采用节奏不及预期或TSMC产能扩张延后。

• Scientech (3583.TW)

  SoIC供应链潜在受益者

  优势

  报告明确提到SoIC评论应对Scientech等设备供应商有利。

  劣势

  订单与收入兑现仍取决于SoIC工程和量产里程碑。

  对比

  受益逻辑与GPTC类似，来自AI芯片3D堆叠采用提升。

  风险

  SoIC采用不及预期或AI封装投资周期波动。

• UMC (2303.TW)

  N16HV潜在负面影响对象

  优势

  目前是iPhone OLED DDIC使用22/28nm HV制程的重要晶圆代工供应商。

  劣势

  若Apple DDIC迁移至TSMC N16 FinFET平台，UMC相关晶圆生产份额可能承压。

  对比

  TSMC N16HV在密度和功耗上较N28HV有明显提升，可能提升FinFET平台吸引力。

  风险

  iPhone DDIC迁移决策、时间表和客户采用不确定。

关键数据

• 评级Overweight报告维持TSMC Overweight评级。
• 当前股价NT$2050.0价格截至2026年4月22日。
• 目标价NT$2500.0Dec-26目标价。
• 隐含上涨空间21.95%按NT$2500目标价和NT$2050当前价计算。
• A13量产时间2029A13为A14直接缩小版本，面积改善6%，设计规则向后兼容。
• N2U量产时间2028相对N2P可带来3%-4%速度提升或8%-10%功耗降低，逻辑密度提升1.02-1.03倍。
• CoWoS产能预测YE26约115k wfpm；YE27约155k wfpm分别对应约69% YoY和约35% YoY增长。
• CoWoS封装尺寸路线2028年14倍光罩尺寸；2029年超过14倍光罩尺寸14倍光罩尺寸可集成约10个大型计算die和20个HBM stacks。
• SoIC性能提升A14-to-A14 SoIC较N2-on-N2 SoIC die-to-die I/O密度高1.8倍预计2029年可用于生产。
• COUPE Gen 22026年下半年量产相对板级可插拔方案，功效提升2倍、延迟降低10倍。
• N16HV2026年可用相对N28HV，智能手机DDIC栅极密度提升41%，功耗降低35%。

影响与含义

对TSMC而言，技术路线图强化了其在AI/HPC先进制程与封装中的领先地位，并可能支撑更高资本开支目标、2026年收入指引上修和毛利率超预期。对供应链而言，SoIC进展利好GPTC和Scientech等设备供应商；CoWoS尺寸扩大可能削弱Intel EMIB供应链的差异化吸引力；CoPoS未被提及对PLP供应链略偏负面；N16HV若被Apple DDIC采用，可能重塑Novatek与LX Semicon在iPhone DDIC领域的份额，并对目前使用22/28nm HV制程的UMC构成压力。

风险

• AI资本开支增长周期的持续时间存在争议。
• 2026年下半年PC和Smartphone需求疲弱可能对评级和目标价构成下行风险。
• 先进制程和先进封装产能建设周期长，若量产或客户验证延迟，可能影响成长兑现。
• 行业供应紧张可能带来竞争噪音，追赶者的技术和制造里程碑仍需观察。
• CoPoS仍处于工程阶段，初始采用取决于工程里程碑能否达成。

后续跟踪

• A13、A14、A12和N2U的客户迁移速度与量产进度。
• High-NA EUV是否如报告预期延后到A10节点附近采用。
• CoWoS产能是否按计划扩张至YE26约115k wfpm和YE27约155k wfpm。
• 2028年14倍光罩尺寸CoWoS、2029年更大尺寸CoWoS及40-reticle SoW-X的落地进度。
• SoIC在NVIDIA Feynman GPUs、Google TPU v9、Amazon Trainium 4等AI芯片中的采用情况。
• COUPE Gen 2在2026年下半年量产及CPO相关客户采用进度。
• Apple是否在2H26前决定将iPhone DDIC迁移至16nm FinFET平台。
• TSMC长期资本开支目标、2026年收入指引和毛利率是否上修或超预期。